Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Microsystem Technologies
Erschienen in: Microsystem Technologies 1/2018

22.11.2016 | Technical Paper

A fast-lock and low-power DLL-based clock generator applied for DDR4

verfasst von: Yu-Lung Lo, Wei-Bin Yang, Han-Hsien Wang, Cing-Huan Chen, Zi-Ang Huang

Erschienen in: Microsystem Technologies | Ausgabe 1/2018

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper presents a fast-lock and low-power delay-locked loop (DLL) circuit applied for DDR4. The proposed modified phase detector and modified charge pump can reduce locking time as well as static phase error. The glitch elimination circuit reduces glitches in the PD for reducing the glitch power. The phase interpolator and phase combiner circuit are used to generate four output frequencies: 0.2, 0.4, 0.8, and 1.6 GHz. The design is fabricated through a 0.18-μm standard CMOS process with a supply voltage of 1.8 V. The simulation results indicate that the lock time is less than 20 cycles and the power consumption of the DLL is 15.14 mW at 1.6 GHz. The active die area of the proposed DLL-based clock generator is 0.51 mm2.
Vorheriger Artikel A study of fuzzy control with ant colony algorithm used in mobile robot for shortest path planning and obstacle avoidance
Nächster Artikel Mean arterial pressure control system using model predictive control and particle swarm optimization

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Literatur
Babazadeh H, Esmaili A, Hadidi K (2009) A high-speed and wide detectable frequency range phase detector for DLLs. NORCHIP, Trondheim, pp 1–3
Kazeminia S, Hadidi K, Khoei A (2013) A low jitter 110 MHz 16-phase delay locked loop based on a simple and sensitive phase detector. 21st Iranian Conference on Electrical Engineering, Mashhad (ICEE), pp 1–5
Kuo CH, Lai HJ, Lin MF (2011) A multi-band fast-locking delay-locked loop with jitter-bounded feature. IEEE Trans Ultrason Ferroelectr Freq Control 58(1):51–59CrossRef
Ryu K, Jung DH, Jung SO (2012) A DLL with dual edge triggered phase detector for fast lock and low jitter clock generator. IEEE Trans Circ Syst I Reg Pap 59(9):1860–1870MathSciNetCrossRef
Tu YH, Cheng KH, Wei HY, Huang HY (2013) A low jitter delay-locked-loop applied for DDR4. In: Design and Diagnostics of Electronic Circuits & Systems (DDECS). IEEE 16th International Symposium on, Karlovy Vary, pp 98–101
Yang WB, Wang CH, Yeh SS, Liao CC (2013) A multiple frequency clock generator using wide operation frequency range phase interpolator. Microelectron J 44(08):688–695CrossRef
Yang WB, Wang CH, Hsu KH, Wang HH, Lin YY (2015) A new multiple frequency out of DLL with Glitch Elimination and Phase Interpolator for DDR4. International Conference on Electronics, Information and Communication, Grand Hyatt, Singapore, pp 310–313
Metadaten
Titel
A fast-lock and low-power DLL-based clock generator applied for DDR4
verfasst von
Yu-Lung Lo
Wei-Bin Yang
Han-Hsien Wang
Cing-Huan Chen
Zi-Ang Huang
Publikationsdatum
22.11.2016
Verlag
Springer Berlin Heidelberg
Erschienen in
Microsystem Technologies / Ausgabe 1/2018
Print ISSN: 0946-7076
Elektronische ISSN: 1432-1858
DOI
https://doi.org/10.1007/s00542-016-3206-7

Weitere Artikel der Ausgabe 1/2018

Microsystem Technologies 1/2018 Zur Ausgabe

Technical Paper

Integrated 0–30 V switching driver circuit fabricated by mesa isolation postprocess of standard 5 V CMOS LSI for MEMS actuator applications

Technical Paper

Micro-cantilevers for optical sensing of biogenic amines

Technical Paper

Investigation of polycyanurate/benzoxazine curing system

Editorial

International conference on wafer bonding for MEMS technologies and wafer level integration

Technical Paper

Effect of thermal annealing on crystallinity and mechanical strength of textile glass and carbon fiber reinforced in situ polymerized ϵ-caprolactam parts

Technical Paper

Recycled carbon black from waste of tire industry: thermal study

Neuer Inhalt

    Bildnachweise