A low power static noise margin enhanced reliable 8 T SRAM cell

Der Artikel stellt eine stromsparende statische Rauschmarge vor, die eine zuverlässige 8T-SRAM-Zelle verbessert, die entwickelt wurde, um die Herausforderungen des SRAM-Designs in portablen Anwendungen zu bewältigen. Sie konzentriert sich auf die Bedeutung stromsparender Schaltkreise, insbesondere für SRAM, die einen erheblichen Teil der Chipfläche abdecken und erheblich zur Gesamtstromauslastung beitragen. Die vorgeschlagene 8T SRAM-Zelle wurde entwickelt, um Probleme im Zusammenhang mit Spannungsskalierung, Prozessschwankungen und Temperaturabhängigkeiten zu überwinden. Die Zelle verfügt über unterschiedliche Bitlinien für Lese- und Schreiboperationen, eine einseitige Struktur zur Verringerung des Energieverbrauchs und eine verbesserte statische Rauschmarge. Es enthält auch Techniken zur Verbesserung der Lesestabilität mittels vernetzter Standard- und Schmitt-Trigger-Inverter und zur Verbesserung der Schreibfähigkeit mittels Schmitt-Trigger-Inverter-Schreibhilfstechnologie. Das Design zielt darauf ab, den Leckstromverbrauch zu verringern und gleichzeitig Zuverlässigkeit und Stabilität zu erhalten. Der Artikel vergleicht die vorgeschlagene Zelle mit bestehenden SRAM-Designs und hebt ihre überlegene Leistung in Bezug auf statische Rauschmarge, Stromverbrauch und Zugriffszeiten hervor. Simulationsergebnisse zeigen die Effektivität des vorgeschlagenen Designs und machen es zu einer vielversprechenden Lösung für Speicherschaltungen mit geringem Stromverbrauch.