Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 6/2016

09.11.2016

A Routability-Aware Algorithm for Both Global and Local Interconnect Resource Test and Diagnosis of Xilinx SRAM-FPGAs

verfasst von: Aiwu Ruan, Haiyang Huang, Jingwu Wang, Yifan Zhao

Erschienen in: Journal of Electronic Testing | Ausgabe 6/2016

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

With increasing scale of Field Programmable Gate Arrays (FPGAs), architecture of interconnect resources (IRs) in FPGA is becoming more and more complicated. IR testing plays an important role to guarantee correct functionality of FPGAs. Usually, architecture of Global IRs is regular, while architecture of Local IRs is more complicated compared to Global IRs. In the paper, a generic IR model revealing the connection relationships for both Global and Local IRs in Xilinx series FPGAs is studied. A routability-aware algorithm based on the generic IR model is also presented. Test configurations (TCs) can be automatically generated by the proposed algorithm. Thus, both Global and Local IRs can be tested with identical method. Further, the algorithm is generic and independent of type and size of FPGAs. The algorithm is evaluated in Virtex series FPGAs. Experimental results demonstrate that the routing algorithm is applicable to Virtex series FPGAs with higher IR coverage achieved.
Vorheriger Artikel Optimal Selective Count Compatible Runlength Encoding for SOC Test Data Compression
Nächster Artikel Four-Port Network Parameters Extraction Method for Partially Depleted SOI with Body-Contact Structure

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Anhänge
Nur mit Berechtigung zugänglich
Literatur
1.
Chmelar E (2004) Minimizing the number of test configurations for FPGAs. Proc ICCAD, 899–902
2.
Diestel R (2005) Graph theory, 3rd edn. Springer-Verlag, Heidelberg, New YorkMATH
3.
Du T, Ruan AW, Li P, Jie BR (2014) A bitstream readback based FPGA test and diagnosis system. Proc. 14th IEEE Int Symp Integrated Circ (ISIC), 592–595
4.
Giasson C, Sun X (2004) Modeling the interconnects of Xilinx virtex FPGAs and derivation of their test configurations. Proc. CCECE, 831–834
5.
Hsu CL, Chen TH (2009) Built-in self-test design for fault detection and fault diagnosis in SRAM-based FPGA. Proc Instrument Measure 58(7):2300–2315CrossRef
6.
Kumar TN, Almurib HAF, Chin-Ee N (2013) Fine grain faults diagnosis of FPGA interconnect. Microprocess Microsyst 37(1):33–40CrossRef
7.
Liu B, Lombardi F, Park N, Choi M (2004) Testing layered interconnection networks. IEEE Trans Comput 53(6):710–722CrossRef
8.
Peng YL, Kwai DM, Chou YF, Wu CW (2014) Application-independent testing of 3-D field programmable gate array interconnect faults. IEEE Transa Very Large Scale Integrat Syst 22(2):207–219CrossRef
9.
Pereira IG, Dias LA, Souza CP (2015) A shift-register based BIST architecture for FPGA global interconnect testing and diagnosis. J Electron Test: Theory and Applications 31:207–215CrossRef
10.
Ruan AW, Jie BR, Wan L, Yang JH, Xiang CY, Zhu ZJ, Wang Y (2014) A bitstream readback-based automatic functional test and diagnosis method for xilinx FPGAs. Microelectron Reliab 54(8):1627–1635CrossRef
11.
Ruan AW, Kang S, Wang Y, Han X, Zhu ZJ, Liao YB, Li P (2013) A Built-In Self-Test (BIST) system with non-intrusive TPG and ORA for FPGA test and diagnosis. IMicroelectron Reliabil 53(2):488–498CrossRef
12.
Ruan AW, Yang JH, Wan L, Jie BR, Tian ZQ (2013) Insight into a genric interconnect resource model for xilinx virtex and spartan series FPGAs. IEEE Trans Circ Syst II, Express Briefs 60(11):801–805
13.
Smith J, Xia T, Stroud C (2006) An automated BIST architecture for testing and diagnosing FPGA interconnect faults. J Electron Test: Theory and Applications 22(3):239–253CrossRef
14.
Sun XL, Ogden K, Chan H, Trouborst P (2004) A novel FPGA local interconnect test scheme and automatic TC derivation/generation. J Syst Archit 50:267–280CrossRef
15.
Tahoori MB (2011) High resolution application specific fault diagnosis of FPGAs. IEEE Trans Very Large Scale Integrat Syst 19(10):1775–1786CrossRef
16.
Tahoori MB, Mitra S (2005) Application-independent testing of FPGA interconnects. IEEE Trans Comput-Aided Design Integrat Circ Syst 24(11):1774–1783CrossRef
17.
Toutoundi S, Lai A (2002) FPGA test and coverage. Proc Int Test Conf, 599–607
18.
Yao J, Dixon B, Stroud C, Nelson V (2009) System-level built-in self-test of global routing resources in VIRTEX-4 FPGAs. Proc 41st Southeastern Sym Syst Theor, 29–33
19.
Zhu JF, Hu H, Wu D, Pan LY (2011) A cost-efficient self-configurable BIST technique for testing multiplexer-based FPGA interconnect. J Electron Test: Theory and Applications 27:647–655CrossRef
Metadaten
Titel
A Routability-Aware Algorithm for Both Global and Local Interconnect Resource Test and Diagnosis of Xilinx SRAM-FPGAs
verfasst von
Aiwu Ruan
Haiyang Huang
Jingwu Wang
Yifan Zhao
Publikationsdatum
09.11.2016
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 6/2016
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-016-5622-0

Weitere Artikel der Ausgabe 6/2016

Journal of Electronic Testing 6/2016 Zur Ausgabe

OriginalPaper

Analog Circuit Test Point Selection Incorporating Discretization-Based Fuzzification and Extended Fault Dictionary to Handle Component Tolerances

News

Test Technology Newsletter

Announcement

2015 JETTA-TTTC Best Paper Award

OriginalPaper

Mahalanobis Distance Based Approach for Anomaly Detection of Analog Filters Using Frequency Features and Parzen Window Density Estimation

OriginalPaper

Four-Port Network Parameters Extraction Method for Partially Depleted SOI with Body-Contact Structure

OriginalPaper

New Methodology for Complete Properties Extraction from Simulation Traces Guided with Static Analysis

Neuer Inhalt

    Bildnachweise