2017 | OriginalPaper | Buchkapitel
Applying TMR in Hardware Accelerators Generated by High-Level Synthesis Design Flow for Mitigating Multiple Bit Upsets in SRAM-Based FPGAs
verfasst von : André Flores dos Santos, Lucas Antunes Tambara, Fabio Benevenuti, Jorge Tonfat, Fernanda Lima Kastensmidt
Erschienen in: Applied Reconfigurable Computing
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by