Skip to main content

Tipp

Weitere Kapitel dieses Buchs durch Wischen aufrufen

2023 | OriginalPaper | Buchkapitel

6. Architektonisches Modell

Zusammenfassung

Der Entwurf von Konfigurationen für rekonfigurierbare Architekturen ist nicht trivial und erfordert normalerweise viele Entwurfsiterationen. Bei jeder Entwurfsiteration benötigt der Entwickler Informationen über die Leistung, den Energieverbrauch und die Fläche der Konfiguration, um fundierte Entscheidungen treffen zu können. Das Gleiche gilt für automatische Entwurfswerkzeuge, die eine Hochsprachenbeschreibung in Hardwarekonfigurationen und Befehlspläne synthetisieren. In diesem Kapitel wird ein Energie- und Flächenmodell für Blocks vorgestellt, dass eine schnelle Erkundung der Architektureigenschaften ermöglicht. Das vorgeschlagene Energiemodell wird an einzelnen Funktionseinheiten kalibriert. Dies ist ein einmaliger Aufwand. Die Zahlen werden vom Energiemodell in Kombination mit einer Befehlsspur verwendet, um die für die Ausführung einer bestimmten Anwendung erforderliche Energie zu schätzen. Die Ergebnisse zeigen, dass das Energiemodell sowohl für festverdrahtete als auch für rekonfigurierbare Blocks-Instanzen einen Schätzfehler zwischen -2 % und 7 % aufweist. Für die Fläche hat das Modell eine Fehlerspanne zwischen −4 % und +4 % für festverdrahtete Blocks-Instanzen und −2 % für rekonfigurierbare Instanzen. Für rekonfigurierbare Architekturen beträgt die Ausführungszeit des Modells weniger als acht Sekunden, während ein Syntheselauf über zwei Stunden dauert. Die Gesamtverbesserung der Ausführungszeit liegt also in der Nähe von drei Größenordnungen.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat D. Liu, et al., Polyhedral model based mapping optimization of loop nests for CGRAs, in Proceedings of the 50th Annual Design Automation Conference (2013, Austin, Texas), S. 1–8 D. Liu, et al., Polyhedral model based mapping optimization of loop nests for CGRAs, in Proceedings of the 50th Annual Design Automation Conference (2013, Austin, Texas), S. 1–8
2.
Zurück zum Zitat Z. Zhao et al., Optimizing the data placement and transformation for multi-bank CGRA computing system, in 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE) (IEEE, 2018, Dresden, Germany), S. 1087–1092 Z. Zhao et al., Optimizing the data placement and transformation for multi-bank CGRA computing system, in 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE) (IEEE, 2018, Dresden, Germany), S. 1087–1092
3.
Zurück zum Zitat C. Liu, H. Kwok-Hay So, Automatic soft CGRA overlay customization for high-productivity nested loop acceleration on FPGAs, in 2015 IEEE 23rd Annual International Symposium on Field-Programmable Custom Computing Machines (IEEE, 2015, Vancouver, British Columbia, Canada), S. 101–101 C. Liu, H. Kwok-Hay So, Automatic soft CGRA overlay customization for high-productivity nested loop acceleration on FPGAs, in 2015 IEEE 23rd Annual International Symposium on Field-Programmable Custom Computing Machines (IEEE, 2015, Vancouver, British Columbia, Canada), S. 101–101
4.
Zurück zum Zitat D. L. Wolf, C. Spang, C. Hochberger, Towards purposeful design space exploration of heterogeneous CGRAs: clock frequency estimation, in 2020 57th ACM/IEEE Design Automation Conference (DAC) (IEEE, 2020, San Francisco, CA, USA ), S. 1–6 D. L. Wolf, C. Spang, C. Hochberger, Towards purposeful design space exploration of heterogeneous CGRAs: clock frequency estimation, in 2020 57th ACM/IEEE Design Automation Conference (DAC) (IEEE, 2020, San Francisco, CA, USA ), S. 1–6
10.
Zurück zum Zitat N. Dhanwada et al., Efficient PVT independent abstraction of large IP blocks for hierarchical power analysis, in 2013 IEEE/ACM International Conference on Computer-Aided Design (ICCAD) (IEEE, New York, 2013), S. 458–465 CrossRef N. Dhanwada et al., Efficient PVT independent abstraction of large IP blocks for hierarchical power analysis, in 2013 IEEE/ACM International Conference on Computer-Aided Design (ICCAD) (IEEE, New York, 2013), S. 458–465 CrossRef
11.
Zurück zum Zitat A. Nocua et al., A hybrid power estimation technique to improve IP power models quality, in 2016 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC) (IEEE, New York, 2016), S. 1–6 A. Nocua et al., A hybrid power estimation technique to improve IP power models quality, in 2016 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC) (IEEE, New York, 2016), S. 1–6
13.
Zurück zum Zitat K. Sankaralingam et al., Trips: a polymorphous architecture for exploiting ILP, TLP, and DLP. ACM Trans. Architecture Code Optim. 1(1), 62–93 (2004) CrossRef K. Sankaralingam et al., Trips: a polymorphous architecture for exploiting ILP, TLP, and DLP. ACM Trans. Architecture Code Optim. 1(1), 62–93 (2004) CrossRef
14.
Zurück zum Zitat B. Mei et al., ADRES: an architecture with tightly coupled VLIW processor and coarse-grained reconfigurable matrix, in Field Programmable Logic and Application (Springer, Berlin/Heidelberg, 2003) B. Mei et al., ADRES: an architecture with tightly coupled VLIW processor and coarse-grained reconfigurable matrix, in Field Programmable Logic and Application (Springer, Berlin/Heidelberg, 2003)
15.
Zurück zum Zitat E. Waingold, Baring it all to software: raw machines. Computer 30(9), 86–93 (1997) E. Waingold, Baring it all to software: raw machines. Computer 30(9), 86–93 (1997)
16.
Zurück zum Zitat S. Thoziyoor, et al., CACTI 5.1., Technical report HPL-2008–20, HP Labs, 2008 S. Thoziyoor, et al., CACTI 5.1., Technical report HPL-2008–20, HP Labs, 2008
17.
Zurück zum Zitat T. Grosser, A. Groesslinger, C. Lengauer, Polly – performing polyhedral optimizations on a low-level intermediate representation (2012, World Scientific, Singapore) T. Grosser, A. Groesslinger, C. Lengauer, Polly – performing polyhedral optimizations on a low-level intermediate representation (2012, World Scientific, Singapore)
Metadaten
Titel
Architektonisches Modell
verfasst von
Mark Wijtvliet
Henk Corporaal
Akash Kumar
Copyright-Jahr
2023
DOI
https://doi.org/10.1007/978-3-031-36650-5_6