Anzeige
Erschienen in:
2007 | OriginalPaper | Buchkapitel
Asymmetrical Triple-Gate FET
verfasst von : Meng-Hsueh Chiang, Jeng-Nan Lin, Keunwoo Kim, Ching-Te Chuang
Erschienen in: Simulation of Semiconductor Processes and Devices 2007
Verlag: Springer Vienna
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by (Link öffnet in neuem Fenster)
A novel triple-gate MOSFET structure with polysilicon gate process is proposed using asymmetrical (n
+
p
+
) polysilicon gates. CMOS-compatible V
T
’s for high-performance circuit applications can be achieved for both nFET and pFET. The superior subthreshold characteristics and device performance are analyzed by three-dimensional numerical simulations. Comparisons of device properties with the mid-gap metal gate are presented.