Skip to main content

2013 | OriginalPaper | Buchkapitel

10. Behavioral Modeling of LDO

verfasst von : Raveendra Somana, S. Bhanu Prakash, B. G. Shivaleelavathi

Erschienen in: Proceedings of International Conference on VLSI, Communication, Advanced Devices, Signals & Systems and Networking (VCASAN-2013)

Verlag: Springer India

Aktivieren Sie unsere intelligente Suche um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

A 1.2 V 40 mA low-dropout regulator (LDO) for system-on-chip applications with 700 mV dropout is designed in Verilog-A. The proposed LDO provides fast line and load-transient responses with temperature-independent operation. The proposed LDO has been designed in Verilog-A using tsmc 65 nm CMOS technology and the total error of the output voltage due to line and load variations is low. The proposed LDO Design can be used to check the functional correctness of the SOC in the AMS verification flow [1].

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat Analog Mixed Signal Verification Methodology (AMSVM) proposed by Divyesh Gajjar, eInfochips Analog Mixed Signal Verification Methodology (AMSVM) proposed by Divyesh Gajjar, eInfochips
2.
Zurück zum Zitat Rincon-Mora GA, Allen PE (1998) A low-voltage, low quiescent current, low drop-out regulator. IEEE J Solid-State Circuits 33:36–44CrossRef Rincon-Mora GA, Allen PE (1998) A low-voltage, low quiescent current, low drop-out regulator. IEEE J Solid-State Circuits 33:36–44CrossRef
3.
Zurück zum Zitat Leung KN, Mok PKT (2003) A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency. IEEE J Solid-State Circuits 37:1691–1701CrossRef Leung KN, Mok PKT (2003) A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency. IEEE J Solid-State Circuits 37:1691–1701CrossRef
4.
Zurück zum Zitat Leung KN, Mok PKT, Ki WH, Sin JKO (2000) Three-stage large capacitive load amplifier with damping-factor-control frequency compensation. IEEE J Solid-State Circuits 35:221–230CrossRef Leung KN, Mok PKT, Ki WH, Sin JKO (2000) Three-stage large capacitive load amplifier with damping-factor-control frequency compensation. IEEE J Solid-State Circuits 35:221–230CrossRef
5.
Zurück zum Zitat Razavi B (2001) Design of analog mixed circuits. MAMcGraw-Hill, Boston Razavi B (2001) Design of analog mixed circuits. MAMcGraw-Hill, Boston
6.
Zurück zum Zitat Verilog HDL (2009) Verilog-AMS language reference manual Version 2.3.1, June 2009 by Accellera Verilog HDL (2009) Verilog-AMS language reference manual Version 2.3.1, June 2009 by Accellera
7.
Zurück zum Zitat Milliken RJ (2007) Full on-chip CMOS low-dropout voltage regulator. IEEE Trans Circuits Syst Regul Pap 54(9):1879–1890CrossRef Milliken RJ (2007) Full on-chip CMOS low-dropout voltage regulator. IEEE Trans Circuits Syst Regul Pap 54(9):1879–1890CrossRef
Metadaten
Titel
Behavioral Modeling of LDO
verfasst von
Raveendra Somana
S. Bhanu Prakash
B. G. Shivaleelavathi
Copyright-Jahr
2013
Verlag
Springer India
DOI
https://doi.org/10.1007/978-81-322-1524-0_10