Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
Themenseite: Projektmanagement

Für Profis und Einsteiger.
Sorgfältig ausgewählte Inhalte, die Ihnen helfen, Ihre Fähigkeiten im Projektmanagement gezielt zu verbessern und Projekte erfolgreich abzuschließen.
Erweiterte Suche
Anmelden
nach oben

Tipp

Weitere Kapitel dieses Buchs durch Wischen aufrufen

Erschienen in:
Einführung Kapitel lesen Erstes Kapitel lesen

2023 | OriginalPaper | Buchkapitel

2. CGRA-Hintergrund und verwandte Arbeiten

verfasst von : Mark Wijtvliet, Henk Corporaal, Akash Kumar

Erschienen in: Blocks: Auf dem Weg zu Energieeffizienten, Grobkörnigen, Rekonfigurierbaren Architekturen (CGRA)

Verlag: Springer International Publishing

Einloggen

Zusammenfassung

Moderne eingebettete Anwendungen erfordern eine hohe Rechenleistung unter strengen Energiebeschränkungen. Für Anwendungen im Bereich der digitalen Signalverarbeitung bieten feldprogrammierbare Gate-Arrays (FPGAs) eine sehr flexible Verarbeitungsplattform. Aufgrund der Rekonfigurierbarkeit auf Bitebene ist der Overhead solcher Architekturen jedoch hoch. Sowohl in Bezug auf Energie, Fläche als auch Leistung. Grobkörnige rekonfigurierbare Architekturen beseitigen einen Großteil dieses Overheads, allerdings auf Kosten einer gewissen Flexibilität. Obwohl in der Vergangenheit viele Veröffentlichungen über CGRAs erschienen sind, ist nicht wirklich klar, was genau eine CGRA ausmacht. Aus diesem Grund wird in diesem Kapitel definiert, was eine CGRA ist, und diese Definition anhand einer großen Anzahl von zuvor vorgestellten Architekturen bewertet. Diese Definition hängt von der Rekonfigurationsgranularität einer Architektur sowohl in der zeitlichen als auch in der räumlichen Domäne ab. Darüber hinaus bietet das Kapitel dem Leser einen Überblick über die untersuchten CGRAs und schlägt einige Forschungsthemen vor, die CGRAs in Zukunft verbessern könnten.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Einführung
Nächstes Kapitel Konzept der Blocks-Architektur
Literatur
1.
2.
3.
4.
A. Kumar, Analysis, design and management of multimedia multiprocessor systems. Ph.D. thesis, Eindhoven University of Technology, 2009
5.
6.
7.
Y. Qian, S. Carr, P. Sweany, Loop fusion for clustered VLIW architectures. ACM SIGPLAN Not. 37(7), 112–119 (2002) CrossRef
8.
9.
10.
11.
12.
13.
B. Sutter, P. Raghavan, A. Lambrechts, Coarse-grained reconfigurable array architectures, in Handbook of Signal Processing Systems (Springer US, Boston, 2010). ISBN: 978-1-4419-6345-1
14.
R. Hartenstein, A decade of reconfigurable computing: a visionary retrospective, in Proceedings of the Conference on Design, Automation and Test in Europe (IEEE Press, Piscataway, 2001)
15.
R. Tessier, K. Pocek, A. DeHon, Reconfigurable computing architectures, Proc. IEEE 103(3), 332–354 (2015). ISSN:0018-9219
16.
P. E. Gaillardon, Reconfigurable Logic: Architecture, Tools, and Applications, Devices, Circuits, and Systems (CRC Press, Boca Raton, 2015). ISBN: 9781482262193
17.
18.
P. Groeneveld, P. Stravers, Ocean: the sea-of-gates design system. Faculty of Electrical Engineering, Delft University of Technology, Delft, 1993
19.
V. Tehre, R. Kshirsagar, Survey on coarse grained reconfigurable architectures. Int. J. Comput. Appl. 48(16), 1–7 (2012)
20.
R. W. Hartenstein et al., A novel ASIC design approach based on a new machine paradigm. IEEE J. Solid State Circuits 26(7), 975–989 (1991) CrossRef
21.
D. C. Chen, J. M. Rabaey, A reconfigurable multiprocessor IC for rapid prototyping of algorithmic-specific high-speed DSP data paths. IEEE J. Solid State Circuits 27(12), 1895–1904 (1992). ISSN: 0018-9200 CrossRef
22.
A.K.W. Yeung, J.M. Rabaey, A reconfigurable data-driven multiprocessor architecture for rapid prototyping of high throughput DSP algorithms, in Proceeding of the Twenty-Sixth Hawaii International Conference on System Sciences, 1993, Bd. 1 (IEEE, New York, 1993)
23.
R.W. Hartenstein, R. Kress, A datapath synthesis system for the reconfigurable datapath architecture, in Design Automation Conference, 1995. Proceedings of the ASP-DAC’95/CHDL’95/VLSI’95, IFIP International Conference on Hardware Description Languages. IFIP International Conference on Very Large Scale Integration (IEEE, 1995, Chiba, Japan)
24.
R. Bittner, M. Musgrove, P. Athanas, Colt: an experiment in wormhole run-time reconfiguration, in Photonics East Conference on High-Speed Computing, Digital Signal Processing, and Filtering Using FPGAs (1996, Boston, MA, United States)
25.
E. Mirsky, A. DeHon, MATRIX: a reconfigurable computing architecture with configurable instruction distribution and deployable resources, in Proceedings of the IEEE Symposium on FPGAs for Custom Computing Machines, 1996 (IEEE, New York, 1996)
26.
D. C. Cronquist et al., Architecture design of reconfigurable pipelined datapaths, in Proceedings of the 20th Anniversary Conference on Advanced Research in VLSI, 1999. (IEEE, New York, 1999)
27.
D.C. Cronquist et al., Specifying and compiling applications for RaPiD, in Proceedings of the IEEE Symposium on FPGAs for Custom Computing Machines, 1998, April 1998, Napa Valley, CA, USA
28.
J.R. Hauser, J. Wawrzynek, Garp: a MIPS processor with a reconfigurable coprocessor, in The 5th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, April 1997
29.
E. Waingold, Baring it all to software: raw machines. Computer 30(9), 86–93 (1997) CrossRef
30.
C. Selvidge et al., TIERS: Topology independent pipelined routing and scheduling for VirtualWire compilation, in Proceedings of the 1995 ACM Third International Symposium on Field-programmable Gate Arrays, FPGA ’95 (ACM, Monterey, 1995). ISBN: 0-89791-743-X
31.
S.C. Goldstein et al., PipeRench: a reconfigurable architecture and compiler. Computer, 33(4), 70–77 (2000)
32.
T. Miyamori, K. Olukotun, REMARC: Reconfigurable multimedia array coprocessor. IEICE Trans. Inf. Syst. E82-D(2), 389–397 (1999)
33.
A. Marshall et al., A reconfigurable arithmetic array for multimedia applications, in Proceedings of the 1999 ACM/SIGDA Seventh International Symposium on Field Programmable Gate Arrays (ACM, New York, 1999)
34.
H. Zhang et al., A 1-V heterogeneous reconfigurable DSP IC for wireless baseband digital signal processing. IEEE J. Solid-State Circ. 35(11), 1697–1704 (2000) CrossRef
35.
M. Wan et al., Design methodology of a low-energy reconfigurable single-chip DSP system. J. VLSI Signal Process. Syst. Signal Image Video Technol. 28, 1–2 (2001) CrossRef
36.
G. J. M. Smit et al., The Chameleon architecture for streaming DSP applications. EURASIP J. Embedded Syst. 2007, 078082 (2007) ISSN: 1687-3955 CrossRef
37.
A. Alsolaim et al., Architecture and application of a dynamically reconfigurable hardware array for future mobile communication systems, in 2000 IEEE Symposium on Field-Programmable Custom Computing Machines (IEEE, New York, 2000)
38.
H. Singh et al., MorphoSys: an integrated reconfigurable system for dataparallel and computation-intensive applications. IEEE Trans. Comput. 49(5), 465–481 (2000). ISSN: 0018-9340 CrossRef
39.
Z.A. Ye et al., CHIMAERA: a high-performance architecture with a tightlycoupled reconfigurable functional unit, in Proceedings of the 27th International Symposium on Computer Architecture, 2000 (June 2000, Vancouver, British Columbia, Canada)
40.
K. Mai et al., Smart Memories: a modular reconfigurable architecture, in Proceedings of the International Symposium on Computer Architecture (2000, Vancouver, British Columbia, Canada)
41.
U. Kapasi et al., The imagine stream processor, in Proceedings 2002 IEEE International Conference on Computer Design (September 2002, Freiburg, Germany)
42.
B. Mei et al., ADRES: an architecture with tightly coupled VLIW processor and coarse-grained reconfigurable matrix, in Field Programmable Logic and Application (Springer, New York, 2003)
43.
R. David et al., DART: a dynamically reconfigurable architecture dealing with future mobile telecommunications constraints, in Résumé (2003, Fort Lauderdale, Florida)
44.
H. Corporaal, Microprocessor Architectures: From VLIW to TTA (Wiley, New York, 1997)
45.
46.
V. Baumgarte et al., PACT XPP – A self-reconfigurable data processing architecture. J. Supercomput. 26(2), 167–184 (2003) CrossRefMATH
47.
S. Swanson et al., The WaveScalar architecture. ACM Trans. Comput. Syst. 25(2), 1–54 (2007). ISSN: 0734-2071 CrossRef
48.
K. Sankaralingam et al., Trips: a polymorphous architecture for exploiting ILP, TLP, and DLP. ACM Trans. Archit. Code Optim. 1(1), 62–93 (2004)
49.
Y. Kim et al., Design and evaluation of a coarse-grained reconfigurable architecture, in Proceedings of the ISOCC04 (2004)
50.
G. Cichon et al., Synchronous transfer architecture (STA), in Computer Systems: Architectures, Modeling, and Simulation (Springer, New York, 2004)
51.
M. D. Galanis et al., A reconfigurable coarse-grain data-path for accelerating computational intensive kernels. J. Circ. Syst. Comput. 14(04), 877–893 (2005) CrossRef
52.
A. Danilin, M. Bennebroek, S. Sawitzki, Astra: an advanced space-time reconfigurable architecture, in International Conference on Field Programmable Logic and Applications, 2006. FPL ’06, August 2006, Madrid, Spain
53.
T. Oppold et al., CRC-concepts and evaluation of processor-like reconfigurable architectures (CRC-Konzepte und Bewertung prozessorartig rekonfigurierbarer Architekturen). IT-Information Technology (vormals IT+ TI) 49(3), 157–164 (2007) CrossRef
54.
H. Amano et al., Techniques for virtual hardware on a dynamically reconfigurable processor an approach to tough cases, in Field Programmable Logic and Application: 14th International Conference, FPL 2004, Proceedings, Leuven, August 30–September 1, 2004 (Springer, Berlin/Heidelberg, 2004). ISBN: 978-3-540-30117-2
55.
56.
K. Wakabayashi, T. Okamoto, C-based SoC design flow and EDA tools: an ASIC and system vendor perspective, in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (December 2000). ISSN: 0278-0070
57.
J.A. Brenner et al., Optimal simultaneous scheduling, binding and routing for processor-like reconfigurable architectures, in International Conference on Field Programmable Logic and Applications, FPL (2006, Madrid, Spain)
58.
H. Dutta et al., A holistic approach for tightly coupled reconfigurable parallel processors. Microprocess. Microsyst. 33(1), 53–62 (2009). ISSN: 0141-9331 CrossRef
59.
H. Park, Y. Park, S. Mahlke, Polymorphic pipeline array: a flexible multicore accelerator with virtualized execution for mobile multimedia applications, in Proceedings of the IEEE/ACM International Symposium on Microarchitecture. MICRO (2009). ISBN: 978-1-60558-798-1
60.
Y. Park, H. Park, S. Mahlke, CGRA express: accelerating execution using dynamic operation fusion, in Proceedings of the 2009 International Conference on Compilers, Architecture, and Synthesis for Embedded Systems. CASES’09 (ACM, Grenoble, 2009). ISBN: 978-1-60558-626-7
61.
62.
G. Ansaloni, P. Bonzini, L. Pozzi, EGRA: a coarse grained reconfigurable architectural template. IEEE Trans. Very Large Scale Integr (VLSI) Syst. 19(6), 1062–1074 (2011). ISSN: 1063-8210 CrossRef
63.
V. Govindaraju et al., Dyser: unifying functionality and parallelism specialization for energy-efficient computing. IEEE Micro 32(5), 38–51 (2012) CrossRef
64.
J. Cong et al., A fully pipelined and dynamically composable architecture of CGRA, in 2014 IEEE 22nd Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM) (IEEE, New York, 2014)
65.
J.D. Souza, L.C.M.B. Rutzig, A.C.S. Beck, A reconfigurable heterogeneous multicore with a homogeneous ISA, in 2016 Design, Automation & Test in Europe Conference & Exhibition (DATE 2016, Dresden, Germany)
66.
67.
68.
Z. Ebrahimi, A. Kumar, BioCare: an energy-efficient CGRA for bio- signal processing at the edge, in 2021 IEEE International Symposium on Circuits and Systems (ISCAS 2021) (2021, Daegu, Korea)
69.
Metadaten
Titel
CGRA-Hintergrund und verwandte Arbeiten
verfasst von
Mark Wijtvliet
Henk Corporaal
Akash Kumar
Copyright-Jahr
2023
Buch
Blocks: Auf dem Weg zu Energieeffizienten, Grobkörnigen, Rekonfigurierbaren Architekturen (CGRA)

Print ISBN: 978-3-031-36649-9

Electronic ISBN: 978-3-031-36650-5

Copyright-Jahr: 2023

DOI
https://doi.org/10.1007/978-3-031-36650-5_2