Defect-Aware Task Scheduling and Mapping for Redundancy-Enhanced Spatial Accelerators

Dieses Kapitel geht den Herausforderungen von Hardwarefehlern in modernen räumlichen Architekturen nach und schlägt eine hierarchische Methode zur Mängelbehebung vor, um diese Probleme anzugehen. Der Text untersucht die Beschränkungen bestehender redundanzbasierter Methoden zur Fehlerbehebung und führt einen zweiphasigen Ansatz ein, der die Umstrukturierung von Aufgaben innerhalb von Chipsätzen und die Neuplanung von Aufgaben innerhalb von Chipsätzen kombiniert. Die Methodik zielt darauf ab, den Einsatz redundanter Ressourcen zu optimieren und gleichzeitig den Performance Overhead zu minimieren. Das Kapitel enthält detaillierte Formulierungen sowohl für die Umstrukturierung von Aufgaben innerhalb eines Chips als auch für die Umstrukturierung von Aufgaben innerhalb eines Chips sowie Fallstudien, um die praktische Anwendung der vorgeschlagenen Strategien zu veranschaulichen. Die Ergebnisse der Leistungsbewertung zeigen signifikante Verbesserungen der Leistung bei unterschiedlichen Defektszenarien, was die Wirksamkeit des hierarchischen Ansatzes zur Defekterholung unterstreicht. Der Text schließt mit der Betonung der Bedeutung einer intelligenten Nutzung redundanter Ressourcen, um die räumliche Lokalität zu erhalten und den Kommunikationsaufwand zu minimieren, wodurch robuste Leistung bei Hardwarefehlern gewährleistet wird.