nach oben

Erschienen in:

2019 | OriginalPaper | Buchkapitel

Design Discussion and Performance Research of the Third-Level Cache in a Multi-socket, Multi-core Microchip

verfasst von : Nan Li, Rangyu Deng, Ying Zhang, Hongwei Zhou

Erschienen in: Computer Engineering and Technology

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config

KI-gestützte Suche

Aus

Abstract

L3cache is an essential part of microchips, which is integrated into most of the microchips such as Intel and AMD chips. FeiTeng serial microchips is an independent research and designed microchip. Our research is based on a 64-cores multi-socket FeiTeng chip. To increase the performance of this chip, L3cache is designed for this chip. This paper first discusses the design of L3cache. Then two crucial evaluation indexes, the latency and bandwidth, are researched. From the simulation, it can be found that when opening L3cache, the latency can reduce 10% at most compared with the latency when closing L3cahce. Moreover, when opening L3cache, the bandwidth can increase twice under the circumstance of accessing a small amount of data. Considering the analysis, it can be concluded that for a multi-socket, multi-core system, L3cache can largely improve the systemic performance.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

über 102.000 Bücher
über 537 Zeitschriften

aus folgenden Fachgebieten:

Automobil + Motoren
Bauwesen + Immobilien
Business IT + Informatik
Elektrotechnik + Elektronik
Energie + Nachhaltigkeit
Finance + Banking
Management + Führung
Marketing + Vertrieb
Maschinenbau + Werkstoffe
Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

über 67.000 Bücher
über 390 Zeitschriften

aus folgenden Fachgebieten:

Automobil + Motoren
Bauwesen + Immobilien
Business IT + Informatik
Elektrotechnik + Elektronik
Energie + Nachhaltigkeit
Maschinenbau + Werkstoffe

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

über 67.000 Bücher
über 340 Zeitschriften

aus folgenden Fachgebieten:

Bauwesen + Immobilien
Business IT + Informatik
Finance + Banking
Management + Führung
Marketing + Vertrieb
Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Vorheriges Kapitel Structure Design of a Fully Enclosed Airborne Reinforcement Computer

Nächstes Kapitel An Efficient and Reliable Retransmission Mechanism for On-Chip Network of Many-Core Processor

Mayfield, M.J., O’connell, F.P., Ray, D.S.: Cache prefetching of L2 and L3. Google Patents (2002)

Hwang, K., Jotwani, N.: Advanced Computer Architecture, Third edn. McGraw-Hill Education, New York City (2016)

Hennessy, J.L., Patterson, D.A.: Computer Architecture: A Quantitative Approach, Sixth edn, pp. 78–148. Morgan Kaufmann Publishers Inc., San Francisco (2017)

Chang, M.T.: Technology implications for large last-level caches. Dissertation, University of Maryland at College Park 2013 (2013)

Chang, M.T., Rosenfeld, P., Lu, S.-L., Jacob, B.: Technology comparison for large last-level caches (L3Cs): low-leakage SRAM, low write-energy STT-RAM, and refresh-optimized eDRAM. In: 2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA), pp. 143–154 (2013). https://doi.org/10.1109/hpca.2013.6522314

Ahn, H.K., Choi, S., Jung, S.: Evaluation of STT-MRAM L3 cache in 7 nm FinFET process’. In: 2018 International Conference on Electronics, Information, and Communication (ICEIC), pp. 1–4 (2018)

Schauer, B.: Multicore processors–a necessity, pp. 1–14. ProQuest discovery guides (2008)

Guo, X., Ipek, E., Soyata, T.: Resistive computation: avoiding the power wall with low-leakage, STT-MRAM based computing. SIGARCH Comput. Archit. News 38(3), 371–382 (2010). https://doi.org/10.1145/1816038.1816012CrossRef

Sirhan, N.N., Serhan, I.S.: Multi-core processors: concepts and implementations. Int. J. Comput. Sci. Inf. Technol. 10(1), 1–10 (2018). https://doi.org/10.5121/ijcsit.2018.10101CrossRef

10.

Dropps, F.R., Anderson, M., Malewicki, M.: Packet tunneling for multi-node, multi-socket systems. Google Patents (2019)

11.

Tsien, B., Broussard, B.P., Kalyanasundharam, V.: Multi-node system low power management. Google Patents (2019)

12.

Deb, S., Ganguly, A., Pande, P.P., Belzer, B., Heo, D.: Wireless NoC as interconnection backbone for multicore chips: promises and challenges. IEEE J. Emerg. Sel. Top Circ. Syst. 2(2), 228–239 (2012). https://doi.org/10.1109/JETCAS.2012.2193835CrossRef

13.

Louri, A., Kodi, A.K.: An optical interconnection network and a modified snooping protocol for the design of large-scale symmetric multiprocessors (SMPs). IEEE Trans. Parallel Distrib. Syst. 15(12), 1093–1104 (2014). https://doi.org/10.1109/TPDS.2004.75CrossRef

14.

Sokolinsky, L.B.: Analytical estimation of the scalability of iterative numerical algorithms on distributed memory multiprocessors. Lobachevskii J. Math. 39(4), 571–575 (2018). https://doi.org/10.1134/S1995080218040121MathSciNetCrossRefMATH

15.

Xie, M., Lu, Y.T., Wang, K.F., Liu, L., Cao, H.J., Yang, X.J.: Tianhe-1A interconnect and messagepassing services. IEEE Micro 32(1), 8–20 (2012). https://doi.org/10.1109/mm.2011.97CrossRef

16.

Liao, X.K., et al.: High performance interconnect network for Tianhe system. J. Comput. Sci. Technol. 30(2), 259–272 (2015). https://doi.org/10.1007/s11390-015-1520-7CrossRef

17.

Liao, X., Xiao, L., Yang, C., Lu, Y.: MilkyWay-2 supercomputer: system and application. Front. Comput. Sci. 8(3), 345–356 (2014). https://doi.org/10.1007/s11704-014-3501-3MathSciNetCrossRef

18.

Yang, X.J., Liao, X.K., Lu, K., Hu, Q.F., Song, J.Q., Su, J.S.: The TianHe-1A supercomputer: its hardware and software. J. Comput. Sci. Technol. 26(3), 344–351 (2011). https://doi.org/10.1007/s02011-011-1137-8CrossRef

Titel: Design Discussion and Performance Research of the Third-Level Cache in a Multi-socket, Multi-core Microchip
verfasst von: Nan Li
Rangyu Deng
Ying Zhang
Hongwei Zhou
Verlag: Springer Singapore
Buch: Computer Engineering and Technology
Print ISBN: 978-981-15-1849-2

Electronic ISBN: 978-981-15-1850-8

Copyright-Jahr: 2019
DOI: https://doi.org/10.1007/978-981-15-1850-8_10

Neuer Inhalt

Bildnachweise

VDI-Icon, Profil Icon, inhalt2, Springer Professional Modul/© Springer Fachmedien Wiesbaden GmbH, Nachhaltigkeitsaward Key Visual/© Cometis AG/Global ESG Monitor | Daniel Rupp | Generiert mit KI, Search Icon, Banner Hanser, Buchstaben, die aus einem Megaphon kommen/© MicroStockHub/Getty Images/iStock, Digitale Lieferkette/© zapp2photo / stock.adobe.com, Arbeitszeit/© granata68 / Fotolia, Zeitschrift Wissensmanagement Cover, PatentFit-Logo/© Springer Fachmedien Wiesbaden GmbH, Sustainibility Finance/© Robert Kneschke / stock.adobe.com / Springer Fachmedien Wiesbaden GmbH, Zukunftswerkstatt Sales Excellence 2024/© AndreyPopov / Getty Images / iStock, 2023_Antrieb/© supervisuell

Springer Professional

Abstract

Bitte loggen Sie sich ein, um Zugang zu Ihrer Lizenz zu erhalten.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Springer Professional "Technik"

Springer Professional "Wirtschaft"

Neuer Inhalt

Bitte loggen Sie sich ein, um Zugang zu Ihrer Lizenz zu erhalten.

Bitte loggen Sie sich ein, um Zugang zu Ihrer Lizenz zu erhalten.