Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 1/2019

15.02.2019

Design of Two-Tone RF Generator for On-Chip IP3/IP2 Test

Erschienen in: Journal of Electronic Testing | Ausgabe 1/2019

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

In this paper a built-in-self-test (BiST) aimed at the third and second intercept point (IP3/IP2) characterization of RF receiver is discussed with a focus on a stimulus generator. The generator is designed based on a specialized phase-lock loop (PLL) architecture with two voltage controlled oscillators (VCOs) operating in GHz frequency range. The objective of PLL is to keep the VCOs’ frequency spacing under control. According to the test requirements the phase noise and nonlinear distortion of the two-tone generator are considered as a merit for the design of VCOs and analog adder. The PLL reference spurs, critical for the IP3 measurement, are avoided by means of a frequency doubling technique. The circuit is designed in 65 nm CMOS. A highly linear analog adder with OIP3 > +15 dBm and ring VCOs with phase noise < −104 dBc/Hz at 1 MHz offset are used to generate the RF stimulus of total power greater than −22 dBm. In simulations a performance sufficient for IP3/IP2 test of a typical RF CMOS receiver is demonstrated.
Vorheriger Artikel Analytical Models for the Evaluation of Resistive Short Defect Detectability in Presence of Process Variations: Application to 28nm Bulk and FDSOI Technologies
Nächster Artikel An Efficient Metric-Guided Gate Sizing Methodology for Guardband Reduction Under Process Variations and Aging Effects

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Abidi AA (2006) Phase noise and jitter in CMOS ring oscillators. IEEE J Solid State Circuits 41(8):1803–1816CrossRef
2.
Ahmad S et al (2010) Two-tone PLL for on-chip IP3 test. Proc. IEEE international symposium of circuits and systems (ISCAS) pp 3549–52
3.
Badillo DA, Kiaei S (2004) Comparison of contemporary CMOS ring oscillators. Proc. IEEE Radio Frequency Integrated Circuits (RFIC) pp 281–284
4.
Badillo DA, Kiaei S (2004) A low phase noise 2.0 V 900 MHz CMOS voltage controlled ring oscillator. Proc. IEEE International Symposium of Circuits and Systems (ISCAS) pp 533–536
5.
Banerjee G, Behera M (2011) Signal generator for a built-in self test. U.S. Patent Publication No. US20110273197 A1
6.
Banerjee G, Behera M, Zeidan MA, Chen R, Barnett K (2011) Analog/RF built-in-self-test subsystem for a mobile broadcast video receiver in 65-nm CMOS. IEEE J Solid State Circuits 46(9):1998–2008CrossRef
7.
Bechthum E, Radulov GI, Briaire J, Geelen GJGM, van Roermund AHM (2016) A wideband RF mixing-DAC achieving IMD < −82 dBc up to 1.9 GHz. IEEE J Solid State Circuits 51(6):1374–1384CrossRef
8.
Best RE (1993) Phase-locked loops, theory, design and applications. McGraw-Hill, New York
9.
Bhansali P, Roychowdhury J (2009) Gen-Adler: The generalized Adler's equation for injection locking analysis in oscillators. Proc. IEEE Asia and South Pacific Design Automation (ASP-DAC) pp 522–527
10.
Brandolini M, Rossi P, Manstretta D, Svelto F (2005) Toward multistandard mobile terminals — fully integrated receivers requirements and architectures. IEEE Trans Microwave Theory Tech 53(3):1026–1038CrossRef
11.
Giannini V et al (2009) A 2mm2 0.1-to-5 GHz SDR receiver in 45nm digital CMOS. Proc. IEEE international solid-state circuits conference (ISSCC) pp 408–409
12.
Kong L, Razavi B (2016) A 2.4 GHz 4 mW integer-N inductorless RF synthesizer. IEEE J Solid State Circuits 51(3):626–635CrossRef
13.
Lin WT, Huang HY, Kuo TH (2014) A 12-bit 40 nm DAC achieving SFDR > 70 dB at 1.6 GS/s and IMD < −61 dB at 2.8 GS/s with DEMDRZ technique. IEEE J Solid State Circuits 49(3):708–717CrossRef
14.
Mirzaei A, Darabi H (2014) Mutual pulling between two oscillators. IEEE J Solid State Circuits 49(2):360–372CrossRef
15.
Radulov GI, Quinn PJ, van Roermund AHM (2015) A 28-nm CMOS 1 V 3.5 GS/s 6-bit DAC with signal-independent delta-I noise DfT scheme. IEEE Trans VLSI Syst 23(1):44–53CrossRef
16.
Radulov GI, Quinn PJ, van Roermund AHM (2015) A 28-nm CMOS 7-GS/s 6-bit DAC with DfT clock and memory reaching SFDR >50 dB up to 1 GHz. IEEE Trans VLSI Syst 23(9):1941–1945CrossRef
17.
Razavi B (1998) RF microelectronics. Prentice Hall, New Jersey, pp 11–25
18.
Razavi B (1998) RF microelectronics. Prentice Hall, New Jersey, pp 270–277
19.
Razavi B (2004) A study of injection locking and pulling in oscillators. IEEE J Solid State Circuits 39(9):1415–1424CrossRef
20.
Razavi B (2007) Design of analog CMOS integrated circuits. McGraw-Hill, New York, pp 458–463
21.
Shi C, Sánchez-Sinencio E (2017) On-chip two-tone synthesizer based on a mixing-FIR architecture. IEEE J Solid State Circuits 52(8):2105–2116CrossRef
22.
Shi C et al (2011) −99dBc/Hz@10kHz 1MHz- step dual-loop integer-N PLL with anti-mislocking frequency calibration for global navigation satellite system receiver. Proc. IEEE International Symposium of Circuits and Systems (ISCAS) pp 1876–1879
23.
Staszewski RB, Bashir I, Eliezer O (2007) RF built-in self test of a wireless transmitter. IEEE Trans Circuits Syst Express Briefs 54(2):186–190CrossRef
Metadaten
Titel
Design of Two-Tone RF Generator for On-Chip IP3/IP2 Test
Publikationsdatum
15.02.2019
Erschienen in
Journal of Electronic Testing / Ausgabe 1/2019
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-019-05780-5

Weitere Artikel der Ausgabe 1/2019

Journal of Electronic Testing 1/2019 Zur Ausgabe

News

Test Technology Newsletter

OriginalPaper

A Layout-Based Rad-Hard DICE Flip-Flop Design

OriginalPaper

Fault Tolerant Soft-Core Processor Architecture Based on Temporal Redundancy

OriginalPaper

Impact of Negative Bias Temperature Instability on Gate-All-Around Flip-Flops

OriginalPaper

Metric-Driven Verification Methodology with Regression Management

Announcement

2018 JETTA Reviewers

Neuer Inhalt

    Bildnachweise