Entwurf selbsttestbarer Schaltungen

Die heute produzierten Chips enthalten auf einer Fläche von wenigen Quadratzentimetern mehrere Millionen Transistoren und werden mit Taktfrequenzen von 200 MHz und höher betrieben. Die Planungen sehen vor, die minimalen Abmessungen der Strukturen auf der Chipoberfläche von jetzt ungefähr 0,35 μm auf ca. 0,10 μm im Jahr 2007 zu verkleinern. Dadurch werden Geschwindigkeit und Komplexität der Schaltungen auf einem Chip weiter gesteigert.

Für den Test ist es wichtig zu wissen, welche Fehler in einer Schaltung tatsächlich auftreten können und wie häufig die einzelnen Fehler sind, denn der Test soll gerade die häufigsten Fehler zuverlässig erfassen. Fehlerhafte Chips entstehen, wenn durch Störungen im Fertigungsprozeß nicht die gewünschten Strukturen auf der Chipoberfläche erzeugt werden. Solche Abweichungen werden Defekte genannt. Die von ihnen verursachten Änderungen in der Transistor-Netzliste und im Verhalten der Schaltung werden als Fehler bezeichnet. Jedem Fehler liegt mindestens ein Defekt zugrunde. Aber nicht jeder Defekt verursacht einen Fehler, denn Defekte in Bereichen, wo keine Layoutobjekte der Schaltung liegen, sind bedeutungslos.

Nach der Fertigung müssen alle Chips getestet werden. Das Ziel ist dabei, möglichst alle aufgetretenen Abweichungen vom Entwurf zu erfassen, so daß nur fehlerfreie Produkte ausgeliefert werden. Die unterschiedlichen Schaltungsstrukturen, Fertigungstechnologien, Stückzahlen und Anforderungen an die Produktqualität haben zur Entwicklung einer Vielzahl unterschiedlicher Vorgehensweisen geführt. Zu einer Teststrategie gehören

Der Selbsttest erfordert integrierte Einrichtungen, die pseudozufällige, pseudoerschöpfende oder deterministisch bestimmte Muster erzeugen, und außerdem Kompaktierer, die Folgen von Testantworten zu einem einzigen Datenwort verarbeiten. Diese Testhilfsmittel sollen sich mit geringem Hardware-Aufwand implementieren lassen, den Normalbetrieb nicht negativ beeinflussen und im Testbetrieb eine hohe Fehlererfassung ermöglichen.

Für den Selbsttest müssen Testeinrichtungen an geeigneten Stellen in die Schaltung eingebaut werden. Das kann nach dem (funktionsorientierten) Entwurf der Schaltung durch Ergänzungen und Modifikationen geschehen. Günstiger ist es aber, bereits beim Entwurf die Anforderungen des Tests zu berücksichtigen (“synthesis for testability”). Dies erlaubt eine globalere Optimierung. Die Testbarkeit hängt nämlich mit der Schaltungsstruktur zusammen, und da sich eine vorgegebene Funktion mit verschiedenen Schaltungsstrukturen realisieren läßt, kann eine Schaltungsstruktur mit günstigen Testbarkeitseigenschaften gewählt werden. Bei der High-Level-Synthese und bei der Logiksynthese kommt dann zu den Optimierungszielen Fläche und Zeit die Testbarkeit hinzu. Außerdem sind bei Fläche und Zeit auch die Selbsttesteinrichtungen einzubeziehen.

Von jedem ausgelieferten Chip wird erwartet, daß er fehlerfrei und zuverlässig arbeitet. Während 1988 typischerweise höchstens 0,02 % (200 ppm) der ausgelieferten Chips fehlerhaft sein durften [McBu88], wird in den 90er Jahren ein Wert von einzelnen ppm angestrebt. Da der direkte Weg über einen vollständig defektfreien Fertigungsprozeß mit der verwendeten Halbleitertechnologie nicht gangbar ist, bleibt nur der indirekte Weg, um die hohen Qualitätsanforderungen zu erfüllen: Nach der Produktion werden alle fehlerhaften Chips anhand eines Tests ausgesondert. Die Qualitätssicherung wird also teilweise in den Testbereich verlagert, und vom Test wird verlangt, daß er keine Fehlentscheidungen trifft.