In vier wiederholt ablaufenden Prozessen werden aus Silizium-Wafern Chips. In der komplexen Produktion ist die Lithografie das Nadelöhr. Und wer im Wettbewerb bestehen will, muss die Ausschussrate in den Griff bekommen.
Über das Testen der Chips nach der Waferbearbeitung wird die Ausschussrate bestimmt – ein wichtiger Kennwert für die Wirtschaftlichkeit einer Halbleiter-Fertigungslinie.
RainerPlendl | Getty Images | iStock
Ein menschliches Haar ist 100.000 nm dick, die feinsten Strukturen auf einem Halbleiterchip heutzutage gerade einmal 3 nm. Der technische Fortschritt könnte bis Ende des Jahrzehnts sogar Chips mit Technologieknoten von 1,5 nm bescheren. Wer im Wettbewerb um die ultrapräzise Fertigung mithalten will, muss investieren: Die Kosten für eine fortschrittliche Halbleitfabrik belaufen sich auf sechs bis 20 Milliarden US-Dollar. Welche Prozesse auf den zum Teil über 100 Millionen Dollar teuren Maschinen ablaufen, erläutert Corey Richard übersichtlich im Kapitel Semiconductor Manufacturing des Buchs Understanding Semiconductors. Einen tiefergehenden Einstieg ins Thema liefert zudem Ha Duong Ngo im Kapitel Silizium-Planartechnologie des Buchs Technologien der Mikrosysteme.
Die Fertigung gliedert sich in zwei Abschnitte: die Frontend- und die Backendfertigung. In der Frontend-Fertigung werden Schaltkreise auf eine dünne Siliziumscheibe, den sogenannten Wafer, aufgebracht. Nach aktuellem Stand der Technik haben Wafer typischerweise einen Durchmesser von 300 mm. In der Fertigung lassen sich darauf hunderte oder tausende von Chips herstellen, die wie aneinandergereihte Briefmarken auf dem Wafer angeordnet sind. In der Backend-Herstellung werden die einzelnen Chips dann mit Kontakten versehen, in Gehäuse gepackt und abgedichtet und gebrauchsfertig gemacht.
Vier wesentliche Prozessschritte der Frontend-Fertigung
In einer vereinfachten Darstellung lässt sich die Frontend-Herstellung durch vier wesentliche Fertigungsschritte beschreiben, durch die mehrere horizontale Ebenen von Schaltkreisen auf dem Wafer entstehen, die in der Vertikale leitfähig miteinander verbunden sind.
Bearbeitungsschritte in der Frontend-Fertigung
Corey Richard
1. Wafer dünn beschichten
Auf der Oberfläche des Wafers wird eine dünne Schicht eines leitfähigen Materials abgeschieden. Zu den zahlreichen Technologien, die dafür angewendet werden können, gehört das Physical-Vapor-Deposition(PVD)-Verfahren: In einer beheizten Vakuumkammer löst ein spezielles Gas Atome aus einem Sputtertarget genannten Material; die gelösten Atome setzen sich dann auf der Waferoberfläche ab.
2. Strukturierung mittels Lithografie
Anschließend wird der Wafer mit einem Photolack beschichtet. Eine auf ein spezielles Chipdesign eingestellte Fotomaske wird über dem Wafer platziert und belichtet. Wo das Licht die Maske passiert und auf den Wafer trifft, löst sich der Photolack auf, sodass auf dem Wafer ein Muster entsteht. Die dabei entstehenden Hohlräume werden mit Metall oder anderen Materialien aufgefüllt und bilden so die Leiterbahnen einer Chipebene.
Strukturierung der Chips mittels Lithografie
Corey Richard
Von diesem Lithografie genannten Verfahren hängt ab, wie klein die Strukturen auf einem Chip gefertigt werden können. Besonders kleine Strukturgrößen von unter 10 nm erreicht man mit der EUV-Lithografie, die mit Licht sehr kleiner Wellenlängen operiert. Laut Richard erfordert die Herstellung eines Lithografiesystems ein Netzwerk von über 5.000 spezialisierten Zulieferern. Die Kosten je System belaufen sich auf circa 150 Millionen US-Dollar.
3. Photolack entfernen
Der verbleibende Photolack wird mittels Ätz- oder Polierverfahren entfernt. Die dabei entstehenden Hohlräume können wiederum mit Metallen, Oxiden, Transistoren oder passiven Komponenten gefüllt werden.
4. Elektrische oder physikalischen Eigenschaften modifizieren
Mithilfe verschiedener Verfahren werden die elektrischen oder physikalischen Eigenschaften von Transistoren oder anderen Komponenten auf dem Wafer modifiziert. Durch Dotierung beispielsweise werden Materialien unter die Oberfläche des Wafers geschossen. Dort erzeugen sie positive und negative Ladungen, die sich in den elektrischen Eigenschaften der durch die vorherige Bearbeitung entstandenen Transistoren auswirken.
Hunderte Schritte und bis zu 15 Schichten ergeben einen Chip
Die vier Bearbeitungsschritte werden für den schichtweisen Aufbau eines Chips bis zu einige hundert Male wiederholt, allerdings in abweichenden Reihenfolgen und unter Auslassen einzelner Schritte. Bis zu 15 Schichten ergeben schließlich einen Chip. Die einzelnen Schichten des Chips werden stellenweise durch Aluminium- oder Kupferleiter miteinander verbunden und ansonsten durch dielektrisches Material voneinander isoliert.
Für die Bearbeitung eines Wafers kommen in manchen Fällen dutzende von unterschiedlichen Belichtungsmasken zum Einsatz. Die Herstellung kann Wochen dauern, während die Produktion infolge der immer kleineren Strukturgrößen immer komplexer wird.
Ausschussraten von über 50 % bei neuen Fertigungslinien
Die Fertigung der Chips ist nicht nur aufwendig, sondern auch sehr schadensanfällig. Kleinste Staubpartikel oder geringste Vibrationen während der Fertigung können einen Chip oder sogar den gesamten Wafer unbrauchbar machen. "Selbst wenn alles richtig gemacht wird, werden zumindest einige der Chips auf einem Wafer nicht funktionieren", so Richard. Umso wichtiger sind deswegen elektrische Tests der frisch gefertigten, noch auf dem Wafer befindlichen Chips. Anhand der Tests können Analysten nicht nur die Ausschussraten für einen Wafer bestimmen, sondern auch Rückschlüsse für die Optimierung der Fertigungsmittel. Neue Fertigungslinien starten Richard zufolge mit hohen Ausschussraten von zum Teil über 50 %, die nach und nach sinken. Angesichts der hohen Fertigungskosten steigt mit der Minimierung des Ausschusses deswegen auch die Wettbewerbsfähigkeit eines Herstellers.
Backend-Fertigung in der Regel durch Drittunternehmen
In der Backend-Fertigung werden die Chips für den Einbau in elektronischen Produkten vorbereitet. In der Regel findet dieser Teil der Produktion bei Drittunternehmen statt. Mithilfe einer Diamantsäge werden die einzelnen Chips zunächst aus dem Wafer getrennt und anschließend auf ein Verpackungssubstrat aufgebracht oder alternativ auf sogenannte Ball Grid Arrays (BGA) oder Leiterplatten gelötet. An die Chips werden Drähte zur Kontaktierung angebracht, die aus der anschließend montierten dichten Einhausung herausragen. Abschließend werden die Chips ein weiteres Mal getestet. Bei etablierten Fertigungsverfahren mit Ausschussraten von weniger als 10 % kann dieser finale Test sogar der einzige in der gesamten Herstellung sein.
