Obwohl Blocks im Prinzip als eigenständiges Gerät funktionieren kann, ist es wahrscheinlicher, dass Blocks als Beschleuniger in einem System-on-Chip (SoC) eingesetzt wird. Die BrainSense-Plattform, eine Brain-Computer-Interaktionsplattform, wird als Fallstudie dafür verwendet, wie eine rekonfigurierbare Architektur wie Blocks in ein solches SoC integriert werden kann. Die BrainSense-Plattform besteht aus einem Host-Prozessor, einem ARM Cortex-M4f, einem Interconnect, Peripheriegeräten und Blocks als Beschleuniger. In diesem Kapitel wird ein Energiemodell verwendet, um Energieeinsparungen und Leistungsverbesserungen vorherzusagen, wenn Teile des Algorithmus vom Host-Prozessor zum Teil auf Blocks verlagert werden. Auf der Grundlage einer Bewertung der Algorithmen werden Kandidaten für die Beschleunigung auf Blocks ausgewählt. Die Leistungsverbesserung für Teile des Algorithmus erreicht Steigerungen von bis zu 14×. Allerdings gibt es Teile des Algorithmus, die noch für die Ausführung auf einem Beschleuniger optimiert werden müssen. Dadurch wird die Gesamtbeschleunigung auf das 2,2fache begrenzt. Diese Leistungsschätzungen werden verwendet, um geschätzte Energiezahlen für Blocks (als Teil des SoC) zu erhalten und zeigen eine Energieverbesserung von 2,3×.
Anzeige
Bitte loggen Sie sich ein, um Zugang zu Ihrer Lizenz zu erhalten.
Die CGRA-Instanz für Matrixmultiplikation, IIR und Klassifizierung auf der BrainSense-Plattform wurde von Joris Witteman als Teil seiner Masterarbeit entwickelt.