High Efficiency Power Amplifier Design for 28 GHz 5G Transmitters
- 2022
- Buch
- Verfasst von
- Nourhan Elsayed
- Hani Saleh
- Baker Mohammad
- Mohammed Ismail
- Mihai Sanduleanu
- Buchreihe
- Analog Circuits and Signal Processing
- Verlag
- Springer International Publishing
Über dieses Buch
Dieses Buch stellt das Leistungsverstärkerdesign im 22-nm-FDSOI-CMOS für 5G-Anwendungen bei 28 GHz vor und stellt 4 hochmoderne Leistungsverstärkerdesigns vor. Die Autoren diskutieren Leistungskennzahlen von Leistungsverstärkern, entwerfen Zielkonflikte und stellen verschiedene Leistungsverstärkerklassen vor, die Effizienzsteigerungstechniken bei 28 GHz nutzen. Das Buch stellt den Entwurfsprozess aus Theorie, Simulation, Layout und schließlich Messergebnissen vor.
Mit KI übersetzt
Über dieses Buch
This book introduces power amplifier design in 22nm FDSOI CMOS dedicated towards 5G applications at 28 GHz and presents 4 state-of-the-art power amplifier designs. The authors discuss power amplifier performance metrics, design trade-offs, and presents different power amplifier classes utilizing efficiency enhancement techniques at 28 GHz. The book presents the design process from theory, simulation, layout, and finally measurement results.
Anzeige
Inhaltsverzeichnis
-
Frontmatter
-
Chapter 1. Introduction
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel geht auf die wachsende Nachfrage nach 5G-Technologie ein, die durch die zunehmende Nutzung intelligenter Geräte und das Herunterladen von Multimedia-Inhalten angetrieben wird. Es unterstreicht die Notwendigkeit hocheffizienter Leistungsverstärker, um die hohen Datenraten und niedrigen Latenzanforderungen von 5G zu unterstützen. Der Text diskutiert die Herausforderungen, die sich aus dem hohen Peak to Average Power Ratio (PAPR) und den Zielkonflikten zwischen Energieeffizienz, Servicequalität und spektraler Effizienz ergeben. Es untersucht die Konstruktion neuartiger Leistungsverstärkerarchitekturen wie Doherty und geschalteten Class-E-Leistungsverstärkern, um diese Herausforderungen zu bewältigen. In diesem Kapitel wird auch die Integration dieser Leistungsverstärker in eine 4-Phasen-Array-Transmitter-Topologie vorgestellt und das Potenzial leistungsstarker 5G-Systeme aufgezeigt. Im gesamten Text werden die Vorteile tiefgreifender CMOS-Technologien wie 22-nm-FDSOI hervorgehoben, die die Grenzen bestehender, hochmoderner Leistung erweitern.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter introduces the motivation behind this book. It provides an introduction to the reasons driving the move toward the 5G communication scheme and the challenges it presents for research toward new design methods for transceiver architectures. A general book organization will also be provided at the end of the chapter. -
Chapter 2. Power Amplifier Fundamentals
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel beginnt mit der Erklärung der entscheidenden Rolle von Leistungsverstärkern in HF-Systemen, wobei ihr Einfluss auf die Gesamteffizienz der Transmitter hervorgehoben wird. Es werden wichtige Kennzahlen wie Energieeffizienz (Power Added Efficiency, PAE) und Abwassereffizienz (Drain Efficiency, DE) diskutiert und ihre Bedeutung für die Optimierung des Stromverbrauchs betont. Der Text untersucht auch die Leistungsfähigkeit von Leistungsverstärkern und beschreibt, wie diese berechnet und maximiert werden können. Darüber hinaus geht es um die Herausforderungen der Aufrechterhaltung der Linearität mit hohen Peak-Average-Power-Verhältnissen (PAPR) und diskutiert Metriken wie den 1-dB-Kompressionspunkt und den Intercept Point dritter Ordnung (IP3). In diesem Kapitel werden Leistungsverstärker weiter in lineare und schaltende Typen unterteilt und die Klassen A, AB, B und C eingehend analysiert. Es schließt mit einem Vergleich verschiedener Architekturen und deren Auswirkungen auf das Gesamtsystem, der Einsichten bietet, die für Fachleute, die die Leistung von HF-Leistungsverstärkern verbessern wollen, von entscheidender Bedeutung sind.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter provides basic definitions of power amplifier fundamentals starting with performance measures for efficiency and linearity. The characterization of different power amplifier classes and challenges is also discussed followed by different techniques in the literature used to overcome them. -
Chapter 3. Doherty Power Amplifier
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel befasst sich mit dem Design und der Integration von Doherty Endstufen, einer Technik, die Class-A- und Class-C-Verstärker kombiniert, um Effizienz und Ausgangsleistung zu verbessern. Es beginnt mit der Erklärung der Grundprinzipien der Doherty-Verstärker und ihrer Lastmodulationstechnik. Der Konstruktionsprozess gliedert sich in drei Hauptschritte: die Konstruktion des Class-A-Verstärkers, des Class-C-Verstärkers und die Kombination der beiden Schaltkreise mit Übertragungsleitungen der Viertelwellenlänge. Das Kapitel behandelt auch die Transistordimensionierung und den Simulationsprozess zur Bestimmung der maximalen Betriebsfrequenz. Die Integration des Doherty-Verstärkers ist detailliert, einschließlich der aktuellen Darstellung der Haupt- und Hilfspakete und des Designs der passenden Netzwerke. Das Kapitel schließt mit Simulations- und Messergebnissen, die die Leistung des Doherty-Verstärkers unter unterschiedlichen Verzerrungsbedingungen darstellen.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter discusses the design of a 2-way Doherty PA at 28 GHz with high efficiency at peak and back-off. It demonstrates the capability of the 22nm FDSOI 5G circuit and systems that utilize the strengths of the 22 nm FDSOI technology to provide maximum performance. Section 3.1 elaborates on the design steps of the Doherty power amplifier. Simulation and measurement results along with comparison with the existing state-of-the-art DPAs are discussed in Sect. 3.2. Finally, Sect. 3.3 summarizes the chapter. -
Chapter 4. Delayed Switched Cascode Class-E Amplifier
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel geht auf das Design und die Architektur von Delayed Switched Cascode Class-E Amplifiers und Doherty Power Amplifiers ein und hebt die Vorteile von Switched Mode CMOS PAs für mm-Wave-Anwendungen hervor. Es werden die Herausforderungen und Lösungen im Zusammenhang mit Class-E-Verstärkern diskutiert, einschließlich der Implementierung einer Cascode-Topologie zur Minimierung des Gate-Widerstands und zur Verbesserung der PAE. Im Kapitel wird eine Schaltkaskoklasse-E PA mit durchstimmbarer Übertragungsleitung vorgestellt, die ein flexibles und effizientes Design bietet, das höhere PAE und geringere Schaltverluste erzielen kann. Die Implementierungs- und Messergebnisse zeigen die Effektivität des vorgeschlagenen Designs und zeigen eine 8% ige Verbesserung der PAE im Vergleich zu herkömmlichen Cascode-Topologien. Dieses Kapitel ist für Ingenieure und Forscher, die die Leistung von Leistungsverstärkern in Hochfrequenzanwendungen verbessern wollen, von entscheidender Bedeutung.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter discusses the application of a novel switched mode Class-E PA implemented in 22 nm FDSOI technology. The Class-E PA relies on switching not only the input device, but also the cascode device with a 50% duty cycle signal in order to minimize the overlap between the output voltage and the current (pulse injection). Not only will the cascode device be switched, but an added delay element between the input and output transistors is employed. This modification of the delayed phase will result in more control over the power consumption and hence the DE and PAE. This chapter is organized as follows: Sect. 4.1 discusses the switched cascode Class-E PA design and architecture. Followed by Sect. 4.2 that presents the implementation and measurement results. Section 4.3 provides a summary. -
Chapter 5. Delayed Switched Cascode Doherty Class-E PA
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel stellt einen 28 GHz Class-E-basierten Doherty-Leistungsverstärker (DPA) vor, der in 22-nm-FDSOI-Technologie implementiert ist. Das Design verwendet einen aktiven Balun auf dem Chip und einen Verstärker mit variabler Verstärkung (VGA), um eine Verstärkung von 17 dB und eine gesättigte Ausgangsleistung von 17,5 dBm zu erreichen. Der Hilfsverstärker, eine Class-E PA, arbeitet in zwei Betriebsarten: konstanter Bias und geschalteter Modus. Der Constant-Bias-Modus erreicht eine maximale PAE von 28% bzw. 25% bei 6-dB-Back-Off, während der Switch-Modus diese auf 32% bzw. 31% verbessert. Das Kapitel hebt die überlegene Leistung des Schaltmodus-DPA hervor, mit einer signifikanten Verringerung der Effizienz von Spitzenwert zu Spitzenwert und einem hohen Wert (FoM) im Vergleich zu bestehenden, hochmodernen CMOS-DPAs. Die Design- und Simulationsergebnisse werden durch umfangreiche Messungen validiert, die das Potenzial des vorgeschlagenen DPA für hocheffiziente, leistungsstarke Anwendungen in modernen Kommunikationssystemen aufzeigen.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter presents the first completely on-chip Doherty based Class-E PA in 22nm FDSOI. The PAs include a cascode topology for improved efficiency and a larger output power. To further improve the total PAE, the switching signal is applied to the input transistor of the Class-E PA as well as to the cascode transistor with a delay element that utilizes a tunable transmission line. The Doherty PA is preceded by an active balun that produces two 180∘ out-of-phase signals followed by a variable gain amplifier (VGA). To the best of our knowledge this is the first Doherty design with switched cascode Class-E amplifier. Section 5.1 discusses the switched mode Class-E DPA Design and architecture. Section 5.2 presents the implementation and measurement results. Finally, Sect. 5.3 concludes the chapter. -
Chapter 6. A 28 GHz Inverse Class-D Power Amplifier
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel befasst sich mit dem Design und der Implementierung eines 28 GHz Inverse Class-D Leistungsverstärkers unter Verwendung der Current Mode Class-D (CMCD) Technologie. Zunächst werden die Prinzipien der CMCD-PAs und ihre Vorteile gegenüber herkömmlichen Konstruktionen erläutert. Der vorgeschlagene Verstärker nutzt eine Cascode-Konfiguration, um die begrenzte Ausfallspannung der Geräte zu überwinden und eine höhere Ausgangsleistung zu ermöglichen. Eine neuartige Pulsinjektionstechnologie wird eingeführt, um die Effizienz durch Minimierung der parasitären Kapazität zu verbessern. Das Kapitel liefert detaillierte Simulations- und Messergebnisse, die einen PAE-Spitzenwert von 46% und einen DE-Spitzenwert von 71% bei 19 dBm Ausgangsleistung zeigen. Das Design wird mit modernsten CMCD-PAs verglichen, die ihre überlegene Leistung bei hohen Frequenzen zur Schau stellen. Das Kapitel schließt mit der Diskussion der möglichen Anwendungen des Verstärkers in auslaufenden Sendern oder Doherty-Konfigurationen zur Verbesserung der Gesamteffizienz.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter presents design, simulation, and measurements of a current mode/inverse Class-D (CMCD) PA at 28 GHz utilizing Global Foundries’ 22 nm FDSOI technology. In order to overcome the breakdown voltage of the devices, increase efficiency, and deliver more output power, the implemented PA utilizes the cascode (stacking) topology. Pulse injection from the input transistor into the stacked transistor in order to minimize the output capacitance and achieve higher efficiency. This chapter is organized as follows: Sect. 6.1 discusses the principle of operation of the classical CMCD, and Sect. 6.2 presents the design methodology of the proposed CMCD and introduces the concept of utilizing a cascode topology along with pulse injection. Section 6.3 discusses measurement results and comparison to the state-of-the-art CMCD PAs and Sect. 6.4 concludes the chapter. -
Chapter 7. Phased-Array Transmitter
Nourhan Elsayed, Hani Saleh, Baker Mohammad, Mohammed Ismail, Mihai SanduleanuDas Kapitel vertieft sich in die Feinheiten des Phased-Array-Transmitter-Designs, beginnend mit der konventionellen Direktwandler-Architektur. Es untersucht die wichtigsten Komponenten wie den lokalen Oszillator, I / Q-Modulator, Leistungsverstärker, Bandpassfilter und Antenne. Der Text konzentriert sich dann auf die Phased-Array-Architektur, die die Ausgangsleistung mehrerer Geräte kombiniert, um eine effiziente Hochstromerzeugung zu erreichen. Der vorgeschlagene Phased-Array-Sender mit 28 GHz für 5G ist detailliert, einschließlich des Designs des Polyphasenfilters, Phasenrotators, Mischers, wählbaren Tiefpassfilters und Leistungsteilers. In diesem Kapitel werden auch Simulations- und Messergebnisse vorgestellt, die die Leistungsfähigkeit der konstruierten Komponenten demonstrieren. Diese umfassende Analyse bietet wertvolle Einblicke in die Optimierung und Zielkonflikte bei der Entwicklung hochfrequenter Kommunikationssysteme.KI-Generiert
Diese Zusammenfassung des Fachinhalts wurde mit Hilfe von KI generiert.
AbstractThis chapter presents the design and simulation of a 4-phased-array transmitter utilizing the Class-E based Doherty PA in 22nm FDSOI. The transmitter design includes the signal from the baseband to the front-end PA module. It utilizes a novel active 1:4 power divider preceding the PA and tunable transmission lines as delay elements. Section 7.1 discusses the conventional direct conversion transmitter architecture, and Sect. 7.2 discusses the proposed phased-array transmitter design. Section 7.3 goes into the details of the blocks used for LO quadrature generation including the polyphase filter, phase rotator, and the mixer. Sections 7.4 and 7.5 present the design of the tunable low pass filter and the low frequency VGA, respectively. Section 7.6 elaborates on the design of the power divider, while Sect. 7.7 covers the simulation results of the 4-phased-array transmitter. -
Backmatter
- Titel
- High Efficiency Power Amplifier Design for 28 GHz 5G Transmitters
- Verfasst von
-
Nourhan Elsayed
Hani Saleh
Baker Mohammad
Mohammed Ismail
Mihai Sanduleanu
- Copyright-Jahr
- 2022
- Electronic ISBN
- 978-3-030-92746-2
- Print ISBN
- 978-3-030-92745-5
- DOI
- https://doi.org/10.1007/978-3-030-92746-2
Informationen zur Barrierefreiheit für dieses Buch folgen in Kürze. Wir arbeiten daran, sie so schnell wie möglich verfügbar zu machen. Vielen Dank für Ihre Geduld.