Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Buchtitelbild

2011 | OriginalPaper | Buchkapitel

1. Hybrid Circuit/Packet Switched Network for Energy Efficient on-Chip Interconnections

verfasst von : Mark A. Anders, Himanshu Kaul, Ram K. Krishnamurthy, Shekhar Y. Borkar

Erschienen in: Low Power Networks-on-Chip

Verlag: Springer US

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Network on-Chip (NoC) is an interconnect fabric to connect sub-system blocks on a chip. The NoC should provide high bandwidth and low latency, should consume low energy, and should be compact. However, all these requirements are at odds and require tradeoffs at all levels. In this chapter, we discuss issues and challenges for future NoCs with demands for high bandwidth and low energy. Next, we present details of how coupling packet-switched arbitration with circuit-switched data transfer can achieve these goals. In this hybrid network, packet-switched arbitration is used to reserve future circuit-switched channels for the data transfer, eliminating the performance bottlenecks associated with pure circuit-switched networks while maintaining their power advantage. Furthermore, proximity-based data streaming increases network throughput and improves energy efficiency. Measurements of this NoC in 45 nm CMOS are described to analyze de-sign tradeoffs.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Nächstes Kapitel Run-Time Power-Gating Techniques for Low-Power On-Chip Networks
Literatur
1.
Pham D et al (2005) The design and implementation of a first-generation CELL processor. International Solid State Circuits Conference 49–52
2.
Vangal S et al (2008) An 80-Tile Sub-100-W TeraFLOPS processor in 65-nm CMOS. IEEE Journal of Solid-State Circuits 43(1): 29–41CrossRef
3.
Borkar S et al (1988) iWarp: An integrated solution to high-speed parallel computing. Proceedings of Supercomputing ’88 330–339CrossRef
4.
Borkar S (2006) Networks for multi-core ChipA controversial view. Workshop on On- and Off-Chip Interconnection Networks for Multicore Systems (OCIN06)
5.
Benini L, Micheli G (2002) Networks on chips: A new SoC paradigm. Computer Magazine 35(1): 70–78CrossRef
6.
Dally WJ, Towles B (2001) Route packets, not wires: On-chip interconnection networks. Design Automation Conference 684–689
7.
Yu Z et al (2006) An asynchronous array of simple processors for DSP applications. International Solid State Circuits Conference 428–429
8.
Keckler S et al (2003) A wire-delay scalable microprocessor architecture for high performance systems. International Solid State Circuits Conference 168–169
9.
Bell S et al (2008) TILE64 processor: A 64-Core SoC with mesh interconnect. International Solid State Circuits Conference 88–89
10.
Taylor M et al (2003) A 16-issue multiple-program-counter microprocessor with point-to-point scalar operand network. International Solid State Circuits Conference 170–171
11.
Wolkotte P et al (2005) An energy-efficient reconfigurable circuit-switched network-on-chip. International Parallel and Distibuted Processing Symposium 155a
12.
Anders M et al (2008) A 2.9Tb/s 8W 64-Core circuit-switched network-on-chip in 45nm CMOS. European Solid State Circuits Conference 182–185
13.
Anders M et al (2010) A 4.1Tb/s bisection bandwidth 560Gb/s/W streaming circuit-switched 8x8 mesh network-on-chip in 45nm CMOS. International Solid State Circuits Conference 110–111
14.
Wu CM, Chi HC (2005) Design of a high-performance switch for circuit-switched on-chip networks. Asian Solid States Circuits Conference 481–484
15.
Lee K. et al (2003) A high-speed and lightweight on-chip crossbar switch scheduler for on-chip interconnection networks. European Solid State Circuits Conference 453–456
16.
Mistry K et al (2007) A 45nm logic technology with high-k+Metal gate transistors, strained silicon, 9 Cu interconnect layers, 193nm dry patterning, and 100% Pb-free packaging. International Electron Devices Meeting 247–250
Metadaten
Titel
Hybrid Circuit/Packet Switched Network for Energy Efficient on-Chip Interconnections
verfasst von
Mark A. Anders
Himanshu Kaul
Ram K. Krishnamurthy
Shekhar Y. Borkar
Copyright-Jahr
2011
Verlag
Springer US
Buch
Low Power Networks-on-Chip

Print ISBN: 978-1-4419-6910-1

Electronic ISBN: 978-1-4419-6911-8

Copyright-Jahr: 2011

DOI
https://doi.org/10.1007/978-1-4419-6911-8_1

Neuer Inhalt

    Bildnachweise