Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
EDA3.0: Implications to Logic Synthesis Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

5. Identifying Transparent Logic in Gate-Level Circuits

verfasst von : Yu-Yun Dai, Robert K. Brayton

Erschienen in: Advanced Logic Synthesis

Verlag: Springer International Publishing

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Many reasons exist for high-level information to be unavailable for a design. Identifying high-level constructs from gate-level circuits, e.g. control paths and words, can assist verification, equivalence checking, and reverse engineering, for example. Word-level identification can be done by structural methods, but we focus on functional approaches because they only depend on dependencies between signals of a circuit. We introduce transparent logic, based on functional isomorphism, and provide algorithms to recognize control signals, data paths, internal words, and boundaries between different types of logic. Experiments show that the proposed algorithms can re-assemble words effectively from unstructured or synthesized circuits.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Physical Awareness Starting at Technology-Independent Logic Synthesis
Nächstes Kapitel Automated Pipeline Transformations with Fluid Pipelines
Fußnoten
1
Or Negation-Permutation-Negation (NPN) equivalent.
 
Literatur
1.
S. Awodey, Category Theory (Clarendon Press, Oxford University Press, Oxford, New York, 2006)CrossRefMATH
2.
R. Brayton, A. Mishchenko, Abc: an academic industrial-strength verification tool, in Computer Aided Verification (Springer, Berlin, 2010), pp. 24–40
3.
G. Cabodi, C. Loiacono, M. Palena, P. Pasini, D. Patti, S. Quer, D. Vendraminetto, A. Biere, K. Heljanko, Hardware model checking competition 2014: an analysis and comparison of solvers and benchmarks. J. Satisfiability Boolean Model. Comput. 9, 135–172 (2016)MathSciNet
4.
Y.Y. Dai, K.Y. Khoo, R. Brayton, Sequential equivalence checking of clock-gated circuits, in Design Automation Conference (ACM, New York, 2015)
5.
M.C. Hansen, H. Yalcin, J.P. Hayes, Unveiling the iscas-85 benchmarks: a case study in reverse engineering. IEEE Des. Test Comput. 16(3), 72–80 (1999)CrossRef
6.
W. Li, Formal methods for reverse engineering gate-level netlists. Master’s thesis, University of California, Berkeley (2013)CrossRef
7.
W. Li, G. Adria, P. Subramanyan, W.Y. Tan, A. Tiwari, S. Malik, N. Shankar, S. Seshia, Wordrev: finding word-level structures in a sea of bit-level gates, in 2013 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST) (IEEE, New York, 2013), pp. 67–74
8.
M. Soeken, B. Sterin, R. Drechsler, and R. Brayton, “Simulation graphs for reverse engineering,” in FMCAD, (2015), pp. 152–159.
9.
M. Soeken, A. Mishchenko, A. Petkovska, B. Sterin, P. Ienne, R.K. Brayton, G.D. Micheli, Heuristic NPN classification for large functions using AIGs and LEXSAT, in International Conference on Theory and Applications of Satisfiability Testing (SAT) (2016)MATH
10.
P. Subramanyan, N. Tsiskaridze, W. Li, A. Gascon, W.Y. Tan, A. Tiwari, N. Shankar, S. Seshia, S. Malik, Reverse engineering digital circuits using structural and functional analyses. IEEE Trans. Emerg. Top. Comput. 2(1), 63–80 (2014)CrossRef
Metadaten
Titel
Identifying Transparent Logic in Gate-Level Circuits
verfasst von
Yu-Yun Dai
Robert K. Brayton
Copyright-Jahr
2018
Buch
Advanced Logic Synthesis

Print ISBN: 978-3-319-67294-6

Electronic ISBN: 978-3-319-67295-3

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-3-319-67295-3_5

Neuer Inhalt

    Bildnachweise