Logic Locking

Computersicherheit ist zu einer treibenden Kraft im Design moderner Elektroniksysteme geworden. Über viele Jahre hinweg wurden Sicherheitsprimitive, insbesondere in der Software, ausgiebig erforscht. Die Hardware-(HW-)Sicherheit ist im Vergleich dazu ein relativ junges Feld, da HW traditionell als immun gegen Angriffe angesehen wurde und eine Vertrauensbasis für jedes elektronische System darstellt.

Um den Inhalt dieses Buches besser zu verstehen, führt dieses Kapitel die folgenden Grundlagen ein. Ein Überblick über die wichtigsten Sicherheitslücken in der elektronischen Lieferkette wird in Abschn. 2.1 vorgestellt. Die wichtigsten Design-for-Trust-(DfTr-)Lösungen werden in Abschn. 2.2 detailliert beschrieben. Abschn. 2.3 schließt das Kapitel ab.

Die Klassifizierung von Hardware-Trojanern ist zweifellos eine herausfordernde und manchmal endlose Aufgabe. Die grenzenlose Designvariabilität macht es zunehmend schwierig, alle notwendigen Merkmale in einer einzigen Klassifizierung zu erfassen. Um diese Herausforderungen zu erläutern, beschreiben wir im Folgenden die grundlegende Anatomie von Hardware-Trojanern (HTs) und führen Hintergrundinformationen zu bestehenden Klassifizierungsvorschlägen in den Abschn. 3.1 und 3.2 ein. Ein neues Klassifizierungssystem, das defensive Ansätze berücksichtigt, wird in Abschnitt 3.3 diskutiert. Ein Vergleich der Fähigkeiten bestehender defensiver Ansätze im Hinblick auf die neu eingeführte Trojaner-Klassifizierung wird in Abschnitt 3.4 präsentiert. Abschn. 3.5 schließt dieses Kapitel ab.

Wie im vorherigen Kapitel ausführlich erläutert, hat das Logic Locking im Vergleich zu anderen DfTr-Lösungen das Potenzial, gegen nicht vertrauenswürdige Einheiten entlang der IC-Lieferkette zu schützen. Der Kernmechanismus des Logic Lockings beruht auf der Durchführung von Designmanipulationen, indem die korrekte Funktionalität eines Hardware-Designs an einen geheimen Aktivierungsschlüssel gebunden wird, der nur dem legitimen IP-Besitzer bekannt ist. Wenn der richtige Schlüssel bereitgestellt wird, funktioniert das Design wie ursprünglich beabsichtigt.

Mehr als ein Jahrzehnt wurde in die Erforschung des Logic Lockings sowohl aus der Sicht des Verteidigers als auch des Angreifers investiert. Dieser Prozess hat zu einer breiten Palette von Logic-Locking-Familien geführt, die auf den Schutz vor spezifischen Angriffen spezialisiert sind. Darüber hinaus sind mehrere Angriffsarten aufgetaucht, um verschiedene Sicherheitsaspekte des Logic Lockings anzugehen.

Trotz der großen Anstrengungen, die in die Gestaltung widerstandsfähiger Schemata investiert wurden, machen die vielseitigen Sicherheitseigenschaften des Logic Lockings es notorisch schwierig, nutzbare und umfassende Sicherheitsmetriken zu definieren. Folglich wird es zu einer Herausforderung, verschiedene Verriegelungsschemata zu bewerten und zu vergleichen. Das Fehlen eines präzisen Sicherheitsbegriffs lässt sich auf die folgenden Gründe zurückführen. Erstens hängt die Sicherheit bestehender Verriegelungsschemata stark von den zu verriegelnden Daten ab, sowohl in Struktur als auch in Funktionalität. Zum Beispiel enthält der korrumpierte funktionale Ausgang für falsche Schlüssel oft Hinweise auf den Schlüssel selbst. Zweitens bleiben die durch das Logic Locking induzierten strukturellen Veränderungen auch nach der Aktivierung in der integrierten Schaltung (IC) vorhanden. Beide Aspekte ermöglichen eine Vielzahl von Angriffsvektoren, was es enorm schwierig macht, alle relevanten Sicherheitseigenschaften in eine einzige Metrik zu kompilieren.

Wie in Kap. 5 ausführlich erläutert, haben die letzten zwei Jahrzehnte der Forschung eine weite Landschaft von Logic-Locking-Schemata hervorgebracht. Folglich wurden anschließend neuartige Schlüsselwiederherstellungsangriffe eingeführt, was einen wiederholenden Design-Angriff-Verbesserungszyklus schafft. Obwohl dieser Prozess viele kritische Sicherheitsaspekte moderner Verriegelungsschemata aufgedeckt hat, wurden die bestehenden Vorschläge lange Zeit ohne Berücksichtigung der intrinsischen Merkmale der zugrunde liegenden Hardware (HW) entworfen. Dies hat zu einem unflexiblen und übermäßig spezialisierten Logic Locking geführt und somit eine wachsende Kluft zwischen der Technologie und ihrer Anwendbarkeit auf siliziumbereite Designs geschaffen.

Dieses Kapitel erweitert das in Kap. 7 eingeführte Framework, um mehrmodulige Hardware-(HW-)Designs – insbesondere Prozessorkerne – zu schützen, angetrieben von zwei Motivatoren. Erstens enthalten komplexe HW-Designs eine Vielzahl von interagierenden Komponenten. Diese native Interaktion bietet das Potenzial, das Logic Locking über Modulgrenzen hinweg zu skalieren und bietet somit eine weitere Schutzschicht, um den Reverse-Engineering-(RE-)Prozess zu bekämpfen. Zweitens erkennen wir die Wichtigkeit, kritische In-Prozessor-Signale gegen softwaregesteuerte Hardware-Trojaner (HT) zu schützen.

Die Verbreitung von effizienten, einfach zu bedienenden und leicht zugänglichen Machine-Learning-(ML-)Modellen hat begonnen, einen tiefgreifenden Einfluss auf das Gebiet des Logic Lockings zu haben. Forscher haben erkannt, dass viele Sicherheitsmerkmale moderner Logic-Locking-Schemata fälschlicherweise als gegeben angenommen werden, insbesondere aufgrund erfolgreicher Angriffe durch ML-getriebene Entschlüsselungstechniken. Der Grund, dass diese Annahmen zuvor nicht überprüft wurden, ist, dass eine erfolgreiche Überprüfung oft das Erkennen von Mustern in komplexen, großen Datensätzen erfordert – eine Aufgabe, die für Menschen schwierig ist. Darüber hinaus ist die Verarbeitung von Hardware-(HW-)Designs auf verschiedenen Ebenen mit ML noch ein sich entwickelndes Forschungsfeld. Daher haben erst jüngste Entwicklungen Licht auf die Anwendung von ML in das Logic Locking geworfen.

Obwohl in den letzten Jahren mehrere auf maschinellem Lernen (ML) basierende Angriffe eingeführt wurden, wurden die theoretischen Konzepte der durch ML ausnutzbaren Leckage im Logic Locking noch nicht etabliert. Daraus ergibt sich eine Lücke in der Gestaltung von Verriegelungsstrategien, die gegen ML-basierte Angriffe beständig sind. Um den Stand des Logic Lockings in der ML-Ära voranzutreiben, führen wir in diesem Kapitel das Folgende ein.

Das Logic Locking wurde seit seiner Einführung vor mehr als einem Jahrzehnt intensiv untersucht. Seine evolutionäre Landschaft (Kap. 5) zeigt deutlich, dass es zunehmend schwieriger wird, die richtige Richtung zu finden, um die Fähigkeiten dieses Schutzansatzes weiter zu erforschen. Um einige Ausgangspunkte zu bieten, diskutieren wir im Folgenden mögliche weitere Schritte, die für einen ganzheitlichen Sicherheitsansatz von entscheidender Bedeutung sind.

Hardware (HW) ist zweifellos die kritischste Schicht für die Sicherheit in elektronischen Systemen. Die unzuverlässige Natur der modernen integrierten Schaltkreis-(IC-)Lieferkette stellt jedoch ein großes Risiko für die Integrität der Mikroelektronik dar. Eine winzige, verständlich zusammengesetzte und korrekt platzierte Designänderung kann katastrophale Auswirkungen haben; von der Preisgabe sensibler Benutzerdaten bis hin zu Dienstverweigerungsangriffen auf Verteidigungsinfrastrukturen – das Spektrum möglicher Angriffsvektoren ist nahezu unbegrenzt. Daher ist der Schutz der Integrität der HW entlang der IC-Lieferkette von größter Bedeutung. Diese Aufgabe erweist sich jedoch als außerordentlich herausfordernd, da das Geheimnis – die Hardware selbst – funktional unverändert und nach der Fertigung strukturell intakt bleiben muss, unabhängig von der eingesetzten Hardware-Schutzmethodik. Mehr als ein Jahrzehnt Forschung wurde von der Sicherheitsgemeinschaft in die Entwicklung einer Vielzahl von Schutzschemata investiert. Dennoch hat die zunehmende Überspezialisierung von Schutzstrategien und ungenaue Angriffsmodelle dazu geführt, dass die meisten Lösungen auf theoretische Konstrukte beschränkt sind, ohne einen greifbaren Weg für eine praktische, sichere HW-Entwicklung zu bieten.