Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 1/2011

01.02.2011

Optimization of Test Power and Data Volume in BIST Scheme Based on Scan Slice Overlapping

verfasst von: Bin Zhou, Li-yi Xiao, Yi-Zheng Ye, Xin-Chun Wu

Erschienen in: Journal of Electronic Testing | Ausgabe 1/2011

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

In order to further reduce test data storage and test power of deterministic BIST based on scan slice overlapping, this paper proposes a novel optimization approach. Firstly, a san cell grouping method considering layout constraint is introduced to shorten the scan chain. Secondly, a novel scan cell ordering approach considering layout constraint is proposed to optimize the order of scan chain. Lastly, the authors propose an improved test pattern partition algorithm which selects the scan slice with the most specified bits as the first scan slice of the current overlapping block. Experimental results indicate that the proposed optimization approach significantly reduces the scan-in transitions and test data storage by 73%–93% and 60%–87%, respectively.
Vorheriger Artikel Masking of X-Values by Use of a Hierarchically Configurable Register
Nächster Artikel Test Strategies for Electrode Degradation in Bio-Fluidic Microsystems

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Bellos M, Bakalis D, Nikolos D (2004) Scan cell ordering for low power BIST. In: Proc. IEEE Computer Society Annual Symposium on VLSI Emerging Trends in VLSI Systems Design, pp 281–284
2.
Bonhomme Y, Girard P, Landrault C, Pravossoudovitch S (2001) Power driven chaining of flip-flops in scan architectures. In: Proc. IEEE International Test Conference, pp 796–803
3.
Bonhomme Y, Girard P, Guiller L, Landrault C, Pravossoudovitch S (2003) Efficient scan chain design for power minimization during scan testing under routing constraint. In: Proc. IEEE International Test Conference, pp 488–493
4.
Chandra A, Chakrabarty K (2002) Reduction of SOC test data volume, scan power and testing time using alternating run-length codes. In: Proc. ACM/IEEE Design Automation Conference, pp 673–678
5.
Chen J-J, Yang C-K, Lee K-J (2003) Test pattern generation and clock disabling for simultaneous test time and power reduction. IEEE Trans Comput Aided Des Integr Circuits Syst 22(3):363–370CrossRef
6.
Dabholkar V, Chakravarty S, Pomeranz I, Reddy S (1998) Techniques for reducing power dissipation during test application in full scan circuits. IEEE Trans Comput Aided Des Integr Circuits Syst 17(12):1325–1333CrossRef
7.
Hamzaoglu I, Patel JH (1998) Test set compaction algorithms for combinational circuits. In: Proc. IEEE/ACM International Conference on Computer-Aided Design, pp 283–289
8.
Huang X-L, Huang J-L (2006) A routability constrained scan chain ordering technique for test power reduction. In: Proc. Asia and South Pacific Design Automation Conference, pp 648–652
9.
Kavousianos X, Kalligeros E, Nikolos D (2007) Multilevel huffman coding: an efficient test-data compression method for IP cores. IEEE Trans Comput Aided Des Integr Circuits Syst 26(6):1070–1083CrossRef
10.
Lee J (2007) Touba NA LFSR-reseeding scheme achieving low-power dissipation during test. IEEE Trans Comput Aided Des Integr Circuits Syst 26(2):396–401CrossRef
11.
Li J, Han Y, Li X (2005) Deterministic and low power BIST based on scan slice overlapping. In: Proc. IEEE International Symposium on Circuits and Systems, pp 5670–5673
12.
Pouya B, Touba NA (1998) Synthesis of zero-aliasing elementary-tree space compactors. In: Proc. IEEE VLSI Test Conference, pp 70–77
13.
Rajski J, Tyszer J (2003) Test data compression and compaction for embedded test of nanometer technology designs. In: Proc. IEEE International Conference on Computer Design, pp 331–336
14.
Rajski J, Tyszer J, Kassab M, Mukherjee N, Thompson R, Tsai K-H, Hertwig A, Tamarapalli N, Mrugalski G, Eide G, Qian J (2002) Embedded deterministic test for low cost manufacturing test. In: Proc. IEEE International Test Conference, pp 301–310
15.
Rajski J, Kassab M, Mukherjee N, Tamarapalli N, Tyszer J, Qian J (2003) Embedded deterministic test for low-cost manufacturing. IEEE Des Test Comput 20(5):58–66CrossRef
16.
Rosinger P, AI-Hashimi BM, Nicolici N (2003) Dual multiple-polynomial LFSR for low-power mixed-mode BIST. IEEE Proc Comput Digit Tech 150(4):209–217CrossRef
17.
Sankaralingam R, Oruganti RR, Touba NA (2000) Static compaction techniques to control scan vector power dissipation. In: Proc. IEEE VLSI Test Symposium, pp 35–40
18.
Wang S, Gupta SK (2006) LT-RTPG: a new test-per-scan BIST TPG for low switching activity. IEEE Trans Comput Aided Des Integr Circuits Syst 25(8):1565–1574CrossRef
19.
Xiang D, Li K, Sun J, Fujiwara H (2007) Reconfigured scan forest for test application cost, test data volume, and test power reduction. IEEE Trans Comput 56(4):557–562MathSciNetCrossRef
20.
Zorian Y (1993) A distributed BIST control scheme for complex VLSI design. In: IEEE VLSI Test Symposium, pp 4–9
Metadaten
Titel
Optimization of Test Power and Data Volume in BIST Scheme Based on Scan Slice Overlapping
verfasst von
Bin Zhou
Li-yi Xiao
Yi-Zheng Ye
Xin-Chun Wu
Publikationsdatum
01.02.2011
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 1/2011
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-010-5185-4

Weitere Artikel der Ausgabe 1/2011

Journal of Electronic Testing 1/2011 Zur Ausgabe

OriginalPaper

Masking of X-Values by Use of a Hierarchically Configurable Register

Announcement

List of 2010 Reviewers

OriginalPaper

Test Strategies for Electrode Degradation in Bio-Fluidic Microsystems

EditorialNotes

Editorial

OriginalPaper

A New Built-In Defect-Based Testing Technique to Achieve Zero Defects in the Automotive Environment

OriginalPaper

Fault Diagnosis in Lab-on-Chip Using Digital Microfluidic Logic Gates

Neuer Inhalt

    Bildnachweise