Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Euler’s Method Applied to the Control of Switched Systems Kapitel lesen Erstes Kapitel lesen

2017 | OriginalPaper | Buchkapitel

Semi-formal Cycle-Accurate Temporal Execution Traces Reconstruction

verfasst von : Rehab Massoud, Jannis Stoppe, Daniel Große, Rolf Drechsler

Erschienen in: Formal Modeling and Analysis of Timed Systems

Verlag: Springer International Publishing

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Today’s Real-Time Systems’ (RTSs) increasing speed and complexity make debugging of timing related faults one of the most challenging engineering tasks. Debugging starts with capturing the fault symptoms, which requires continuous cycle-accurate execution traces. However, due to limitations of on-chip buffers’ area and output ports’ throughput, these cannot be obtained easily.
This paper introduces an approach that divides the tracing into two tasks, monitoring on-chip execution to retrieve accurate timing information and high level functional simulation to retrieve signal contents. A semi-formal cycle-accurate reconstruction method uses these two sources to retrieve a complete, cycle-accurate trace of a given signal. An experiment illustrates how this method allows the cycle-accurate reconstruction of on-chip traces of a Real-Time Autonomous-Guided-Vehicle software.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel A Symbolic Operational Semantics for TESL
Fußnoten
1
www.sams-project.org, the module is certified for use in safety systems up to SIL-3 according to IEC EN 61508.
 
2
Note that using interrupts to alter the execution is not recommended for safety critical software in general. However, it could be unavoidable to fulfill a hard requirement of responding to external changes instantaneously not via pulling.
 
Literatur
1.
2.
3.
4.
5.
Abramovici, M., Bradley, P., Dwarakanath, K., Levin, P., Memmi, G., Miller, D.: A reconfigurable design-for-debug infrastructure for SoCs. In: DAC (2006)
6.
Ahlschlager, C., Wilkins, D.: Using magellan to diagnose post-silicon bugs. In: Synopsys Verification Avenue Technical Bulletin, vol. 4, no. 3, p. 15 (2004)
7.
Brummayer, R., Biere, A.: Boolector: an efficient SMT solver for bit-vectors and arrays. In: Kowalewski, S., Philippou, A. (eds.) TACAS 2009. LNCS, vol. 5505, pp. 174–177. Springer, Heidelberg (2009). doi:10.​1007/​978-3-642-00768-2_​16 CrossRef
8.
De Paula, F.: Backspace: formal analysis for post-silicon debug traces. Ph.d. Thesis, University of British Colombia (2012)
9.
Fredrikson, M., Christodorescu, M., Jha, S.: Dynamic behavior matching: a complexity analysis and new approximation algorithms. In: Bjørner, N., Sofronie-Stokkermans, V. (eds.) CADE 2011. LNCS, vol. 6803, pp. 252–267. Springer, Heidelberg (2011). doi:10.​1007/​978-3-642-22438-6_​20 CrossRef
10.
Hu, B., Huang, K., Chen, G., Knoll, A.: Evaluation of run-time monitoring methods for real-time events streams. In: ASPDAC (2014)
11.
Mitra, S., Seshia, S.A., Nicolici, N.: Post-silicon validation opportunities, challenges and recent advances. In: DAC (2010)
12.
Nassar, A., Kurdahi, F.J., Elsharkasy, W.: NUVA: architectural support for runtime verication of parametric specications over multicores. In: CASES (2015)
13.
Nguyen, M.D., Wedler, M., Stoffel, D., Kunz, W.: Formal hardware/software co-verification by interval property checking with abstraction. In: DAC, June 2011
14.
Park, S., Mitra, S.: IFRA: instruction footprint recording and analysis for post-silicon bug localization in processors. In: DAC (2008)
15.
Reinbacher, T., Függer, M., Brauer, J.: Runtime verification of embedded real-time systems. Formal Meth. Syst. Des. 44(3), 203–239 (2014)CrossRefMATH
16.
Schmidt, B., Villarraga, C., Fehmel, T., Bormann, J., Wedler, M., Nguyen, M., Stoffel, D., Kunz, W.: A new formal verification approach for hardware-dependent embedded system software. IPSJ Trans. Syst. LSI Des. Methodol. 6, 135–145 (2013)CrossRef
17.
18.
Shojaei, H., Davoodi, A.: Trace signal selection to enhance timing and logic visibility in post-silicon validation. In: ICCAD (2010)
19.
Souyris, J., Pavec, E.L., Himbert, G., Borios, G., Jégu, V., Heckmann, R.: Computing the worst case execution time of an avionics program by abstract interpretation. In: 5th International Workshop on Worst-Case Execution Time Analysis (WCET) (2005)
20.
Vermeulen, B., Goossens, K.: Debugging Systems-on-Chip: Communication-centric and Abstraction-based Techniques. Embedded Systems. Springer, New York (2014)CrossRef
21.
Wilhelm, R., Engblom, J., Ermedahl, A., Holsti, N., Thesing, S., Whalley, D., Bernat, G., Ferdinand, C., Heckmann, R., Mitra, T., Mueller, F., Puaut, I., Puschner, P., Staschulat, J., Stenström, P.: The worst-case execution-time problem: overview of methods and survey of tools. ACM Trans. Embed. Comput. Syst. 7(3), 36 (2008)CrossRef
22.
Yang, J., Touba, N.: Enhancing silicon debug via periodic monitoring. In: Proceedings of Symposium on Defect and Fault Tolerance (2008)
Metadaten
Titel
Semi-formal Cycle-Accurate Temporal Execution Traces Reconstruction
verfasst von
Rehab Massoud
Jannis Stoppe
Daniel Große
Rolf Drechsler
Copyright-Jahr
2017
Buch
Formal Modeling and Analysis of Timed Systems

Print ISBN: 978-3-319-65764-6

Electronic ISBN: 978-3-319-65765-3

Copyright-Jahr: 2017

DOI
https://doi.org/10.1007/978-3-319-65765-3_19