Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
A DCT-CS Watermarking Method for Monochrome and Color Image Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

Cross Talk Delay Reduction in System on Chip

verfasst von : R. Sridevi, P. Chandra Sekhar, B. K. Madhavi

Erschienen in: Microelectronics, Electromagnetics and Telecommunications

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Integrated circuit design has undergone immense progress in the past few years. Semiconductor applications had a wide range of growth in technological inventions. Effects on SOC timing and functionality with cross talk are one of the most important aspects of this chapter. An efficient analysis has been carried out and a systematic flow is developed and the efficiency has been compared with other existing methods. Synopsis prime time tool is used here to evaluate the delay analysis. Prime time runs more quickly than other cross talk analysis techniques. Among the existing techniques, some are considered for addressing the issue of cross talk in system on chip design.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Design of Low-Power Binary Content Addressable Memory for Future Nanotechnologies
Nächstes Kapitel Design and Simulation of Boost Converter for Correction of Power Factor and THD Reduction
Literatur
1.
Pranjal Patil, Pable, S.D., Crosstalk Delay Analysis in Very Deep Submicron VLSI Circuits, IRJET, 3(5), (2016), 1695–1698.
2.
Osborne, S., Erdogan, A.T., Arslan, T., and Robinson, D.: ‘Bus encoding architecture for low-power implementation of an AMBA-based SoC platform’, IEE Proc., Comput. Digit. Tech., 149 (4), (2002), 152–156.
3.
Sotiriadis, P.P., and Chandrakasan, A.: ‘Bus energy minimization by transition pattern coding (TPC) in deep sub-micron technologies’. Computer Aided Design, ICCAD-2000, IEEE/ACM Int. Conf., San Jose, CA, USA, (2000), 322–327.
4.
Khan,. Z., Arslan, T. and Erdogan, A.T., Low power system on chip bus encoding scheme with crosstalk noise reduction capability, IEE Proc. -Comput. Digit. Tech., Vol. 153(2), (2006).
5.
Amitav Halder, Arunendra Tomar, Umesh Pratap, Arun Jain, Method for Booting ARM Based Multi-Core SOCs, (Freescale Semiconductor India Pvt. Ltd.).
6.
Kim, K.-W., Baek, K.-H., Shanbhag, N., Liu, C.L., and Kang, S.-M.: ‘Coupling-driven signal encoding scheme for low-power interface design’. Computer Aided Design, ICCAD-2000. IEEE/ACM Int. Conf., San Jose, CA, USA, (2000), 318–3216. Sotiriadis, P.P., and Chandrakasan, A.: ‘Low power bus coding techniques considering inter-wire capacitances’. Proc. IEEE Custom Integrated Circuits Conf., CICC 2000, Orlando, FL, USA, (2000), 507–510.
7.
Dennis Sylvester and Kurt Keutzer, Getting to the Bottom of Deep Submicron II: A Global Wiring Paradigm, SNUG Europe (2001).
8.
Bijan Kiani and Anthony Hill, Static crosstalk analysis assures silicon success, EE Times, (2002).
9.
Franzini, B., Forzan, C., Pandini, D., Scandolara, P. and Dal Fabbro, A. “Crosstalk Aware Static Timing Analysis Environment”, ISQED, (2000).
10.
Satyendra R. Datla, James Song, Stewart Shankel, Kaijian Shi and Yuanqiao zheng, “Overcoming challenges in STA for 3G wireless application”, Comms Design Journal, May 2003, EE Times Journal, (2003).
Metadaten
Titel
Cross Talk Delay Reduction in System on Chip
verfasst von
R. Sridevi
P. Chandra Sekhar
B. K. Madhavi
Copyright-Jahr
2018
Verlag
Springer Singapore
Buch
Microelectronics, Electromagnetics and Telecommunications

Print ISBN: 978-981-10-7328-1

Electronic ISBN: 978-981-10-7329-8

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-981-10-7329-8_36

Neuer Inhalt

    Bildnachweise