Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Buchtitelbild

2015 | OriginalPaper | Buchkapitel

1. Demand and Challenges for Wafer-Level Chip-Scale Analog and Power Packaging

verfasst von : Shichun Qu, Yong Liu

Erschienen in: Wafer-Level Chip-Scale Packaging

Verlag: Springer New York

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

A review of recent advances in analog and power wafer-level chip-scale packaging (WLCSP) is presented based on the development and market demand in semiconductor industry. This chapter covers in more detail how advances in both the analog and power advanced wafer-level package fan-in/fan-out design and 3D integration have co-enabled significant advances in analog and power device capability during recent years. Extrapolating the same trends in representative areas for the remainder of the decade serves to highlight where further improvement in techniques of analog, power switches, and passives can drive continued enhancements in usability, efficiency, reliability, and overall cost of analog and power semiconductor solutions. Challenges of die shrinkage in both wafer-level analog and power semiconductor packaging in next-generation design are presented and discussed.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Nächstes Kapitel Fan-In Wafer-Level Chip-Scale Package
Literatur
1.
Liu, Y.: Reliability of power electronic packaging. International Workshop on Wide-Band-Gap Power Electronics, Hsingchu, April (2013)
2.
Liu, Y.: Power electronics packaging. Seminar on Micro/Nanoelectronics System Integration and Reliability, Delft, April (2014)
3.
Kinzer, D.: (Keynote) Trends in analog and power packaging. EuroSimE, Delft, April (2009)
4.
Liu, Y., Kinzer, D.: (Keynote) Challenges of power electronic packaging and modeling. EuroSimE, Linz, April (2011)
5.
Liu, Y.: (Keynote) Trends of analog and power electronic packaging development. ICEPT, Guilin, August, (2012)
6.
Hao, J., Liu, Y., Hunt, J., Tessier, T., et al.: Demand for wafer-level chip-scale packages accelerates, 3D Packages, No. 22, Feb (2012)
7.
Yannou, J-M.: Market dynamics impact WLCSP adoption, 3D Packages, No. 22, Feb (2012)
8.
Shimaamoto, H.: Technical trend of 3D chip stacked MCP/SIP. ECTC57 Workshop (2007)
9.
Orii, Y., Nishio, T.: Ultra thin PoP technologies using 50 μm pitch flip chip C4 interconnection. ECTC57 Workshop (2007)
10.
Meyer-Berg, G.: (Keynote) Future packaging trends, Eurosime 2008, Germany
11.
Vardaman, E.J.: Trends in 3D packaging, ECTC 58 short course (2008)
12.
Fontanclli, A.: System-in-package technology: opportunities and challenges. 9th International Symposium on Quality Electronic Design, pp. 589–593 (2008)
13.
Meyer, T., Ofner, G., Bradl, S., et al.: Embedded wafer level ball grid array (eWLB), EPTC 2008, pp 994–998
14.
Lee, F.: Survey of trends for integrated point-of-load converters, APEC 2009, Washington DC (2009)
15.
Hashimoto, T., et al.: System in package with mounted capacitor for reduced parasitic inductance in voltage regulators. Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs, 2008, Orlando, FL, May, 2008, pp. 315–318
16.
Liu, S., Liu, Y.: Modeling and Simulation for Microelectronic Packaging Assembly. Wiley, Singapore (2011)CrossRef
17.
Fan, X.J.: (Keynote) Wafer level packaging: Fan-in, fan-out and 3D integration, ICEPT, Guilin, August (2012)
18.
Liu, Y.: Power electronic packaging: design, assembly process, reliability and modeling. Springer, New York (2012)CrossRef
19.
Wang, Q., Ho, I., Li, M.: Enhanced electrical and thermal properties of trench metal-oxide-semiconductor field-effect transistor built on copper substrate. IEEE Electron Device Lett. 30, 61–63 (2009)CrossRef
20.
Zhao, M., Huang, Z.: Rena, Design of on-chip microchannel fluidic cooling structure, ECTC 2007, Reno, NV, pp. 2017–2023 (2007)
21.
Liu, Y.: Analog and power packaging, professional short course, ECTC 62, San Diego (2012)
Metadaten
Titel
Demand and Challenges for Wafer-Level Chip-Scale Analog and Power Packaging
verfasst von
Shichun Qu
Yong Liu
Copyright-Jahr
2015
Verlag
Springer New York
Buch
Wafer-Level Chip-Scale Packaging

Print ISBN: 978-1-4939-1555-2

Electronic ISBN: 978-1-4939-1556-9

Copyright-Jahr: 2015

DOI
https://doi.org/10.1007/978-1-4939-1556-9_1

Neuer Inhalt

    Bildnachweise