Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
A Novel Image Zooming Technique Using Wavelet Coefficients Kapitel lesen Erstes Kapitel lesen

2016 | OriginalPaper | Buchkapitel

Design and Simulation of 16 × 8 Synchronous SRAM in 90 nm CMOS Technology

verfasst von : Vipul Bhatnagar, Pradeep Kumar, Sujata Pandey

Erschienen in: Proceedings of the International Conference on Recent Cognizance in Wireless Communication & Image Processing

Verlag: Springer India

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

We report the design of a 128-bit (16 × 8) synchronous static random-access memory in this paper. Standard 90 nm CMOS technology is being used for the design process. The approach is to design each single functional block by keeping in view the layout feasibility. The main functional blocks, i.e. bit cell, preconditioning circuits, clock tree, flip-flops row and column decoders are designed and implemented. The cell matrix of 16 × 8 has been designed, avoiding the usage of fully complementary CMOS gates, thus equalizing the voltage levels between bit lines using pass transistors for faster clocking, keeping the default pre-charge level of the word lines to one. Also, aspect ratio of each transistor is maintained so as to obtain the desired results.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Multiple Inputs Combinational Logic Minimization by Minterms Set
Nächstes Kapitel A Voltage-Mode Nonlinear-Synapse Neural Circuit for Bi-partitioning of Graphs
Literatur
1.
Kang, S., Leblebici, Y.: CMOS Digital Integrated Circuits. McGraw-Hill, New York (1999)
2.
Daya, B., Jiang, S., Nowak, P., Sharief, J.: Synchronous 16 × 8 SRAM design. Electrical Engineering Department, University of Florida
3.
Khatwal, R., Jain, M.K.: An efficient synchronous static memory design for embedded system. Int. J. Comput. Appl. 66(18), 975–8887 (2013)
4.
Gadhe, A., Shirode, U.: Read stability and Write ability analysis of different SRAM cell structures. Int. J. Eng. Res. Appl. (IJERA) 3(1), 1073–1078 (2013)
5.
Dhanumjaya1, K., Sudha, M., Giri Prasad, M.N., Padmaraju, K.: Cell stability analysis of conventional 6t dynamic 8t SRAM Cell in 45 nm technology. Int. J. VLSI Des. Commun. Syst. (VLSICS) 3(2), 41–51 (2012)
6.
Wann, C., Wong, R., Frank, D.J.: SRAM cell Design for stability methodology. IBM Semiconductor Research and Development Center (SRDC)
7.
Pavlov, A.S.: Design and Test of Embedded SRAMs. University of Waterloo
8.
Rabaey, J., Chandrakasan, A., Nicoloc, B.: Digital Integrated Circuits: A Design Prospective. Prentice Hall, India (2003)
9.
Sharma, A.: Advanced Semiconductor Memories: Architectures, Design and Applications. Wiley Inter Science, USA (2003)
10.
Alorda, B., Torrens, G., Bota, S., Segura, J.: Static-Noise Margin Analysis during Read Operation of 6T SRAM Cells University de les Illes Balears, Departamento de Fisica, Cra. Valldemossa, 07071 Palma de Mallorca, Spain
Metadaten
Titel
Design and Simulation of 16 × 8 Synchronous SRAM in 90 nm CMOS Technology
verfasst von
Vipul Bhatnagar
Pradeep Kumar
Sujata Pandey
Copyright-Jahr
2016
Verlag
Springer India
Buch
Proceedings of the International Conference on Recent Cognizance in Wireless Communication & Image Processing

Print ISBN: 978-81-322-2636-9

Electronic ISBN: 978-81-322-2638-3

Copyright-Jahr: 2016

DOI
https://doi.org/10.1007/978-81-322-2638-3_16

Neuer Inhalt

    Bildnachweise