Skip to main content

2020 | OriginalPaper | Buchkapitel

Hardware Optimization on FPGA for the Modular Multiplication in the AMNS Representation

verfasst von : Asma Chaouch, Yssouf Fangan Dosso, Laurent-Stéphane Didier, Nadia El Mrabet, Bouraoui Ouni, Belgacem Bouallegue

Erschienen in: Risks and Security of Internet and Systems

Verlag: Springer International Publishing

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper describes our results of the AMNS modular multiplication algorithm for efficient implementations of ECC over \(\mathbb {F}_p\) on the Hardware/Software (HW/SW) implementation in FPGA. We provide both arithmetic operators and computation architectures optimized for high speed. We also compare our results with the implementation of the CIOS method for modular multiplication.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat Abid, M.: System-level hardware synthesis of dataflow programs with HEVC as study use case. Ph.D. thesis, Bretagne Loire University, France (2016) Abid, M.: System-level hardware synthesis of dataflow programs with HEVC as study use case. Ph.D. thesis, Bretagne Loire University, France (2016)
9.
Zurück zum Zitat Alrimeih, H., Rakhmatov, D.: Fast and flexible hardware support for ECC over multiple standard prime fields. IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 22, 2661–2674 (2014) Alrimeih, H., Rakhmatov, D.: Fast and flexible hardware support for ECC over multiple standard prime fields. IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 22, 2661–2674 (2014)
11.
Zurück zum Zitat Koc, C.K., Acar, T., Kaliski, B.S.: Analyzing and comparing montgomery multiplication algorithms. IEEE Micro 16(3), 26–33 (1996)CrossRef Koc, C.K., Acar, T., Kaliski, B.S.: Analyzing and comparing montgomery multiplication algorithms. IEEE Micro 16(3), 26–33 (1996)CrossRef
12.
14.
Zurück zum Zitat Plantard, T.: Arithmétique modulaire pour la cryptographie. Ph.D. thesis, Montpellier 2 University, France (2005) Plantard, T.: Arithmétique modulaire pour la cryptographie. Ph.D. thesis, Montpellier 2 University, France (2005)
16.
Zurück zum Zitat Tambara, L.A., et al.: Analyzing reliability and performance trade-offs of HLS-based designs in SRAM-based FPGAS under soft errors. IEEE Trans. Nucl. Sci. 64(2), 874–881 (2017)CrossRef Tambara, L.A., et al.: Analyzing reliability and performance trade-offs of HLS-based designs in SRAM-based FPGAS under soft errors. IEEE Trans. Nucl. Sci. 64(2), 874–881 (2017)CrossRef
17.
Zurück zum Zitat Taylor, F.: Large moduli multipliers for signal processing. IEEE Trans. Circuits Syst. 28(7), 731–736 (1981)MathSciNetCrossRef Taylor, F.: Large moduli multipliers for signal processing. IEEE Trans. Circuits Syst. 28(7), 731–736 (1981)MathSciNetCrossRef
Metadaten
Titel
Hardware Optimization on FPGA for the Modular Multiplication in the AMNS Representation
verfasst von
Asma Chaouch
Yssouf Fangan Dosso
Laurent-Stéphane Didier
Nadia El Mrabet
Bouraoui Ouni
Belgacem Bouallegue
Copyright-Jahr
2020
DOI
https://doi.org/10.1007/978-3-030-41568-6_8