Skip to main content

2019 | OriginalPaper | Buchkapitel

3. Logarithmic ADC

verfasst von : Mauro Santos, Jorge Guilherme, Nuno Horta

Erschienen in: Logarithmic Voltage-to-Time Converter for Analog-to-Digital Signal Conversion

Verlag: Springer International Publishing

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This Chapter presents a novel logarithmic analog-to-digital conversion architecture comprising a time-to-digital converter and voltage-to-time conversion elements based on cross-coupled inverters. The voltage-to-time conversion element with a logarithmic conversion characteristic and the main sources of nonlinearity will be studied in this Chapter.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat A. Hajimiri, R. Heald, Design issues in cross-coupled inverter sense amplifier, in IEEE International Symposium on Circuits and Systems (Monterey, CA, 1998), pp. 149–152 A. Hajimiri, R. Heald, Design issues in cross-coupled inverter sense amplifier, in IEEE International Symposium on Circuits and Systems (Monterey, CA, 1998), pp. 149–152
2.
Zurück zum Zitat P.M. Figueiredo, Comparator metastability in the presence of noise. IEEE Trans. Circuits Syst. I Regul. Pap. 60(5), 1286–1299 (2013) P.M. Figueiredo, Comparator metastability in the presence of noise. IEEE Trans. Circuits Syst. I Regul. Pap. 60(5), 1286–1299 (2013)
3.
Zurück zum Zitat R.J. Baker, The inverter, in CMOS Circuit Design, Layout, and Simulation, 3rd edn, ed. by S.K. Tewksbury, J.E. Brewer (Wiley-IEEE Press, Hoboken, NJ, USA, 2010), pp. 334–336 R.J. Baker, The inverter, in CMOS Circuit Design, Layout, and Simulation, 3rd edn, ed. by S.K. Tewksbury, J.E. Brewer (Wiley-IEEE Press, Hoboken, NJ, USA, 2010), pp. 334–336
4.
Zurück zum Zitat J. Kim, B.S. Leibowitz, J. Ren, C.J. Madden, Simulation and analysis of random decision errors in clocked comparators. IEEE Trans. Circuits Syst. I Regul. Pap. 56(8), 1844–1857 (2009) J. Kim, B.S. Leibowitz, J. Ren, C.J. Madden, Simulation and analysis of random decision errors in clocked comparators. IEEE Trans. Circuits Syst. I Regul. Pap. 56(8), 1844–1857 (2009)
5.
Zurück zum Zitat R.P. Jindal, Compact noise models for MOSFETs. IEEE Trans Electron Devices 53(9), 2051–2061 (2006) R.P. Jindal, Compact noise models for MOSFETs. IEEE Trans Electron Devices 53(9), 2051–2061 (2006)
6.
Zurück zum Zitat H. Huang, C. Sechen, A 22mW 227Msps 11b self-tuning ADC based on time-to-digital conversion, in IEEE Dallas Circuits and Systems Workshop (DCAS) (Richardson, TX, 2009), pp. 1–4 H. Huang, C. Sechen, A 22mW 227Msps 11b self-tuning ADC based on time-to-digital conversion, in IEEE Dallas Circuits and Systems Workshop (DCAS) (Richardson, TX, 2009), pp. 1–4
7.
Zurück zum Zitat Y.-H. Seo, J.-S. Kim, H.-J. Park, J.-Y. Sim, A 0.63 ps resolution, 11b pipeline TDC in 0.13 µm CMOS, in Symposium on VLSI Circuits (Honolulu, HI, 2011), pp. 152–153 Y.-H. Seo, J.-S. Kim, H.-J. Park, J.-Y. Sim, A 0.63 ps resolution, 11b pipeline TDC in 0.13 µm CMOS, in Symposium on VLSI Circuits (Honolulu, HI, 2011), pp. 152–153
8.
Zurück zum Zitat Y.-H. Seo, J.-S. Kim, H.-J. Park, J.-Y. Sim, A 1.25 ps resolution 8b cyclic TDC in 0.13 µm CMOS. IEEE J. Solid-State Circuits 47(3), 736–743 (2012) Y.-H. Seo, J.-S. Kim, H.-J. Park, J.-Y. Sim, A 1.25 ps resolution 8b cyclic TDC in 0.13 µm CMOS. IEEE J. Solid-State Circuits 47(3), 736–743 (2012)
Metadaten
Titel
Logarithmic ADC
verfasst von
Mauro Santos
Jorge Guilherme
Nuno Horta
Copyright-Jahr
2019
DOI
https://doi.org/10.1007/978-3-030-15978-8_3

Neuer Inhalt