Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Cache Replacement Improving Based on User Group Interest Degree Kapitel lesen Erstes Kapitel lesen

2015 | OriginalPaper | Buchkapitel

Memory Centric Hardware Prefetching in Multi-core Processors

verfasst von : Danfeng Zhu, Rui Wang, Zhongzhi Luan, Depei Qian, Han Zhang, Jihong Cai

Erschienen in: Trustworthy Computing and Services

Verlag: Springer Berlin Heidelberg

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Hardware prefetching is widely employed in modern processors. It has been proved that prefetching can significantly improve application’s performance unless it exhibits sparse locality. Nevertheless, prefetching may result in performance degradation in CMP systems as it issues many off-chip memory requests. In this paper, we propose MCPref, a prefetching mechanism that is sensitive to the load of memory bus. Unlike traditional prefetching mechanism, MCPref opens when memory bus is starve and halts when memory bus is busy. Simulation results show that our non-feedback prefetcher design is effective in the scenario of multi-core architecture.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel An Active Approach for Automatic Rule Discovery in Rule-Based Monitoring Systems
Nächstes Kapitel Performance-Aware Based Correlated Datasets Replication Strategy
Literatur
1.
Hinton, G., Sager, D., Upton, M., Boggs, D., Carmean, D., Kyker, A., Roussel, P.: The microarchitecture of the pentium 4 processor. Intel Technol. J. (Q1) (2001)
2.
Sinharoy, B., Kalla, R.N., Tendler, J.M., Eickemeyer, R.J., Joyner, J.B.: POWER5 system microarchitecture. IBM J. Res. Dev. 49(4/5), 505–521 (2005)CrossRef
3.
Le, H.Q., Starke, W.J., Fields, J.S., Connell, F.O., Nguyen, D.Q., Ronchetti, B.J., Sauer, W.M., Schwarz, E.M., Waden, M.T.: IBM power6 microarchitecture. IBM J. Res. Dev. 51, 639–662 (2007)CrossRef
4.
5.
VanderWiel, S., Lilja, D.J.: Data prefetch mechanisms. ACM Comput. Surv. 32(2), 174–199 (2000)CrossRef
6.
Zhuang, X., Lee, H.-H.: Reducing cache pollution via dynamic data prefetch filtering. IEEE Trans. Comput. 56(1), 18–31 (2007). (water)MathSciNetCrossRef
7.
Srinivasan, S.: Prefetching vs. the memory system: optimizations for multicore server platforms. Ph.D. thesis, University of Maryland, Dept. of Electrical & Computer Engineering (2007)
8.
Srinath, S., Mutlu, O., Kim, H., Patt, Y.N.: Feedback directed prefetching: improving the performance and bandwidth-efficiency of hardware prefetchers. In: Proceedings of the 13th International Symposium on High-Performance Computer Architecture (HPCA), Phoenix, AZ, pp. 63–74, February 2007
9.
Lee, C.J., Mutlu, O., Narasiman, V., Patt, Y.N.: Prefetch-aware DRAM controllers. In: Proceedings of the 41st International Symposium on Microarchitecture (MICRO), Lake Como, Italy, pp. 200–209, November 2008
10.
Ebrahimi, E., et al.: Coordinated control of multiple prefetchers in multi-core systems. In: MICRO-42 (2009)
11.
Ebrahimi, E., Lee, C.J., Mutlu, O., Patt, Y.N.: Prefetch-aware shared resource management for multi-core systems. In: Proceedings of the 38th International Symposium on Computer Architecture (ISCA), San Jose, CA, June 2011
12.
Mutlu, O., Moscibroda, T.: Parallelism-aware batch scheduling: enhancing both performance and fairness of shared DRAM systems. In: Proceedings of the 35th International Symposium on Computer Architecture (ISCA), Beijing, China, pp. 63–74, June 2008
13.
Lee, C.J., Narasiman, V., Mutlu, O., Patt, Y.N.: Improving memory bank-level parallelism in the presence of prefetching. In: Proceedings of the 42nd International Symposium on Microarchitecture (MICRO), New York, NY, pp. 327–336, December 2009
14.
Stuecheli, J., Kaseridis, D., Daly, D., Hunter, H., John, L.K.: The virtual write queue: coordinating DRAM and last-level cache policies. In: The 37th Interenational Symposium on Computer Architecture, June 2010
15.
Lee, C.J., Narasiman, V., Ebrahimi, E., Mutlu, O., Patt, Y.N.: DRAM-aware last-level cache writeback: reducing write-caused interference in memory systems. HPS Technical report, TR-HPS-2010–002, April 2010
16.
Casmira, J.P., Kaeli, D.R.: Modeling cache pollution. Int. J. Model. Simul. 19(2), 132–138 (1998)
17.
Jain, P., Devadas, S., Rudolph, L.: Controlling cache pollution in prefetching with software-assisted cache replacement. Technical report TR-CSG-462, Massachusetts Institute of Technology (2001)
18.
Megiddo, N., Modha, D.: ARC: a self-tuning, low overhead replacement cache. In: Proceedings the 2nd USENIX Conference on File and Storage Technologies, San Francisco, pp. 115–130, 31 March–2 April 2003
19.
Wu, C.J., Jaleel, A., Martonosi, M., Steely, S.C., Emer Jr., J.: PACMan: prefetch-aware cache management for high performance caching. In: Proceedings of the 44th International Symposium on Microarchitecture (MICRO) (2011)
Metadaten
Titel
Memory Centric Hardware Prefetching in Multi-core Processors
verfasst von
Danfeng Zhu
Rui Wang
Zhongzhi Luan
Depei Qian
Han Zhang
Jihong Cai
Copyright-Jahr
2015
Verlag
Springer Berlin Heidelberg
Buch
Trustworthy Computing and Services

Print ISBN: 978-3-662-47400-6

Electronic ISBN: 978-3-662-47401-3

Copyright-Jahr: 2015

DOI
https://doi.org/10.1007/978-3-662-47401-3_41