Skip to main content

2016 | OriginalPaper | Buchkapitel

Optimization of Adder Graphs with Ternary (3-Input) Adders

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Modern FPGAs provide the possibility to realize ternary adders, i.e., adders with three inputs, by using the same hardware resources as for common two-input adders. As shown in Section 2.5.3, the LUTs in RCAs are underutilized or even not used. These LUTs can often not be used to implement other logic functions due to routing constraints.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Metadaten
Titel
Optimization of Adder Graphs with Ternary (3-Input) Adders
verfasst von
Martin Kumm
Copyright-Jahr
2016
DOI
https://doi.org/10.1007/978-3-658-13323-8_10

Neuer Inhalt