2015 | OriginalPaper | Buchkapitel
PSPICE Implementation of Block-Wise Shut-Down Technique for 8 × 8 Bit Low Power Pipelined Booth Multiplier
verfasst von : Umatri Pradhananga, Xingguo Xiong, Linfeng Zhang
Erschienen in: New Trends in Networking, Computing, E-learning, Systems Sciences, and Engineering
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by