Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Bücher
Zeitschriften
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards MyNewsletter
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
Lackier- und Pulvertreff 2024

Nasslackieren und pulverbeschichten

Der Kongress am 15. / 16. Oktober 2024 in Heidelberg informiert umfassend über neue lack-, anlagen- und verfahrens­technische Entwicklungen und deren Umsetzung in die Praxis.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

5. Quantum Computing for Test Synthesis

verfasst von : Vladimir Hahanov, Tamer Bani Amer, Igor Iemelianov, Mykhailo Liubarskyi

Erschienen in: Cyber Physical Computing for IoT-driven Services

Verlag: Springer International Publishing

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

The methods and hardware/software implementations of quantum parallel synthesis of tests based on Boolean derivatives for black box logic defined by qubit coverage are represented. A theoretical background of methods application and assessment of their effectiveness for a wide class of digital circuits implemented in programmable logic devices are given. Innovative methods for taking Boolean derivatives and deductive fault simulation for functional elements described by qubit coverage are proposed. The structure of the processor for fault and fault-free simulation to address problems of test synthesis and fault diagnosis, which can be implemented in a system-on-a-chip (SoC) I-IP infrastructure or cloud service, is shown. Numerous examples show easy implementation of methods for the development of built-in self-test (BIST) infrastructure and cloud service components for SoC design and verification.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Qubit Description of Functions and Structures for Service Computing Synthesis
Nächstes Kapitel QuaSim Cloud Service for Quantum Circuit Simulation
Literatur
1.
Ryabtsev, V. G., & Muamar, D. N. (2010). Method and algorithm visualization tools of memory device diagnosis tests. Electronic Modeling Journal, 32(3), 43–52.
2.
Zorian, Y., & Shoukourian, S. (2013). Test solutions for nanoscale systems-on-chip: Algorithms, methods and test infrastructure. In: Ninth International Conference on Computer Science and Information Technologies Revised Selected Papers, Yerevan, 2013.
3.
Tshagharyan, G., Harutyunyan, G., Shoukourian, S., Zorian, Y. (2015). Overview study on fault modeling and test methodology development for FinFET-based memories. In: 2015 I.E. East-West Design & Test Symposium (EWDTS), Batumi, 2015.
4.
Hahanov, V. I., Hahanova, I. V., Litvinova, E. I., & Guz, О. А. (2010). Design and verification of digital system-on-chip. Novoye Slovo: Kharkov.
5.
Abramovici, M., Breuer, M. A., & Friedman, A. D. (1998). Digital systems testing and testable design. Computer Science Press: New York.
6.
Hahanov, V. I., Gharibi, W., Litvinova, E. I., & Shkil, A. S. (2015). Qubit data structures of digital devices. Electronic Modeling Journal, 37(1), 76–99.
7.
Hahanov, V. I., Amer, T. B., Chumachenko, S. V., & Litvinova, E. I. (2015). Qubit technologies for analysis and diagnosis of digital devices. Electronic Modeling Journal, 37(3), 17–40.
8.
Badulin, S. S., Barnaulov, Y. M., et al. (1981). Computer-aided design of digital devices. Moscow: Radio and Communications.
9.
Nielsen, M. A., & Chuang, I. L. (2010). Quantum computation and quantum information. Cambridge University Press: Cambridge.
10.
Nfrfhara, M. (2010). Quantum computing. An overview. Higashi-Osaka: Kinki University.
11.
Kurosh, F. G. (1968). The course of higher algebra. Mosсow: Science.
12.
Bondarenko, M. F., Hahanov, V. I., & Litvinova, E. I. (2012). The structure of the logical association multiprocessor. Automation and Remote Control Journal, 10, 71–92.MATH
13.
Molnar, L., & Gontean, A. (2016). Fault simulation methods. In: 2016 12th IEEE International Symposium on Electronics and Telecommunications (ISETC), Timisoara, Romania, 2016.
14.
Hadjitheophanous, S., Neophytou, S.N., Michael, M.K. (2016). Scalable parallel fault simulation for shared-memory multiprocessor systems. In: 2016 I.E. 34th VLSI Test Symposium (VTS), Las Vegas, NV, 2016.
15.
Pomeranz, I., & Reddy Sudhakar, M. (1995). Aliasing computation using fault simulation with fault dropping. IEEE Transactions on Computers Journal, 44(1), 139–144.CrossRef
16.
Ubar, R., Kõusaar, J., Gorev, M., Devadze, S. (2015). Combinational fault simulation in sequential circuits. In: 2015 I.E. International Symposium on Circuits and Systems (ISCAS), Lisbon, 2015.
17.
Gorev, M., Ubar, R., Devadze, S. (2015). Fault simulation with parallel exact critical path tracing in multiple core environment. In: 2015 Design, Automation & Test in Europe Conference & Exhibition (DATE), Grenoble, 2015.
18.
Pomeranz, I. (2014). Fault simulation with test switching for static test compaction. In: 2014 I.E. 32nd VLSI Test Symposium (VTS), Napa, CA, 2014.
19.
Mirkhani, S., Abraham, J.A. (2014). EAGLE: A regression model for fault coverage estimation using a simulation based metric. In: 2014 International Test Conference, Seattle, WA, 2014.
Metadaten
Titel
Quantum Computing for Test Synthesis
verfasst von
Vladimir Hahanov
Tamer Bani Amer
Igor Iemelianov
Mykhailo Liubarskyi
Copyright-Jahr
2018
Buch
Cyber Physical Computing for IoT-driven Services

Print ISBN: 978-3-319-54824-1

Electronic ISBN: 978-3-319-54825-8

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-3-319-54825-8_5