Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Subthreshold Operation of Energy Recovery Circuits Kapitel lesen Erstes Kapitel lesen

2016 | OriginalPaper | Buchkapitel

TSPC Based Dynamic Linear Feedback Shift Register

verfasst von : Patel Priyankkumar Ambalal, A. Anita Angeline, V. S. Kanchana Bhaaskaran

Erschienen in: Microelectronics, Electromagnetics and Telecommunications

Verlag: Springer India

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

A Low power-Linear Feedback Shift register (LP-LFSR) with encoding technique is proposed. The LP-LFSR is a low power pseudo random sequence generator, designed using the True Single Phase Clock (TSPC) and gray encoding technique. It offers very high speed even while working with low power, less area and reduced clock-skew problems. Validation of the proposed design is made through comparison with a True Single Phase Clock (TSPC) based LFSR. The deployment of the LP-LFSR for testing application generates the random pattern with a single bit variation, thus leading to reduction in switching power.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Design of Low Power and High Speed Carry Look Ahead Adder (CLAA) Based on Hybrid CMOS Logic Style
Nächstes Kapitel Design of Wideband Planar Printed Quasi-Yagi Antenna Using Defected Ground Structure
Literatur
1.
Y.J. Ran, I. Carlson, C. Svensson, A true single phase clock dynamic circuit technique. IEEE J. Solid State Circuits, 22(5) (1987)
2.
A.K. Mohan, B.P. Shaun, S.S. Mahato, Low power test pattern generator (SICG) for BIST applications. IJVES 4(1), (2013)
3.
C. Mead, L. Conway, Introduction to VLSI Systems (Addison-Wesley, Reading, MA, 1980)
4.
N. Waste, K. Eshraghian, CMOS VLSI Design (Addison-Wesley, Reading, MA, 1985)
5.
D.J. Myers, P.A. Ivey, A design style for VLSI CMOS. IEEE J. Solid-State Circuits SC-20, 741–745 (1985)
6.
N.F. Conclaves, H.J. De Man, NORA: A race free dynamic CMOS technique for pipelined logic structures. IEEE J. Solid-State Circuits SC-18, 261–266 (1983)
7.
R.S. Kati, X.Y. Roan, H. Chatter, Multiple-output low power linear feedback shift register design. IEEE Trans. Circuits System. I 53(7), 1487–1495 (2006)CrossRef
8.
Y. Dorian, A distributed BIST control scheme for complex VLSI devices. In Proceedings of 11th IEEE VLSI Test Symposium, pp.4–9, Atlantic City, New Jersey, Apr. 1993. 4–9, Apr 1993
9.
S.C. Lei, J. Goo, L. Cao, Z. Ye. Liu, X.M. Wang, SACSR: a low power bist method for sequential circuits. Academic journal of Xi’an jiaotong university (English Edition), 20(3), 155–159 (2008)
10.
P. Girard, L. Guilder, C. Landrail, S. Pravossoudovitch, H.J. Wunderlich, A modified clock scheme for a low power BIST test pattern generator. In 19th IEEE Proceedings of VLSI Test Symposium, CA, pp. 306–311, Apr–May 2001
Metadaten
Titel
TSPC Based Dynamic Linear Feedback Shift Register
verfasst von
Patel Priyankkumar Ambalal
A. Anita Angeline
V. S. Kanchana Bhaaskaran
Copyright-Jahr
2016
Verlag
Springer India
Buch
Microelectronics, Electromagnetics and Telecommunications

Print ISBN: 978-81-322-2726-7

Electronic ISBN: 978-81-322-2728-1

Copyright-Jahr: 2016

DOI
https://doi.org/10.1007/978-81-322-2728-1_62

Neuer Inhalt

    Bildnachweise