Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
A DCT-CS Watermarking Method for Monochrome and Color Image Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

180-nm 20 ps Resolution 0.29 LSB Single-Shot Precision Vernier Delay Line Based Time-to-Digital Converter

verfasst von : R. S. S. M. R. Krishna, Debashis Jana, Sanjukta Mandal, Ashis Kumar Mal

Erschienen in: Microelectronics, Electromagnetics and Telecommunications

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This article presents a Vernier Delay Line (VDL)-based Time-to-Digital Converter (TDC) in SCL 180-nm CMOS process technology. Delay elements are acknowledged through CMOS inverters and the transmission gate. Owing to vernier structure, the resolution of the TDC is that the distinction of delay lines instead of the delay of the single part. TSPC-based flip-flop uses the solitary clock and ensures to work at high frequencies with no skew. At supply voltage 1.8 V, the planned TDC demonstrates 20 ps resolution with most pessimistic scenario (PVT corners) DNL and INL of 0.3889 and 0.0032 LSB, respectively. This TDC indicates single-shot precision (\(\sigma \)) of 0.2903 LSB at an average power of 62.1936 \(\upmu \)W.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Design and Implementation of Low-Power Memory-Less Crosstalk Avoidance Codes Using Bit-Stuffing Algorithms
Nächstes Kapitel Low-Cost Portable Gas Pollutants Detection System for People with Olfactory Impairment
Literatur
1.
Henzler, S.: Time-to-digital converters, vol. 29. Springer Science & Business Media (2010)
2.
Yuan, F.: CMOS Time-Mode Circuits and Systems: Fundamentals and Applications, vol. 53. CRC Press (2015)
3.
Yao, C., Jonsson, F., Chen, J., Zheng, L.R.: A high-resolution time-to-digital converter based on parallel delay elements. In: Circuits and Systems (ISCAS), 2012 IEEE International Symposium on. pp. 3158–3161. IEEE (2012)
4.
Hwang, C.S., Chen, P., Tsao, H.W.: A high-precision time-to-digital converter using a two-level conversion scheme. IEEE Transactions on Nuclear Science 51(4), 1349–1352 (2004)CrossRef
5.
Staszewski, R.B., Vemulapalli, S., Vallur, P., Wallberg, J., Balsara, P.T.: 1.3 v 20 ps time-to-digital converter for frequency synthesis in 90-nm cmos. IEEE Transactions on Circuits and Systems II: Express Briefs 53(3), 220–224 (2006)CrossRef
6.
Karadamoglou, K., Paschalidis, N.P., Sarris, E., Stamatopoulos, N., Kottaras, G., Paschalidis, V.: An 11-bit high-resolution and adjustable-range cmos time-to-digital converter for space science instruments. IEEE Journal of Solid-State Circuits 39(1), 214–222 (2004)CrossRef
7.
Paschalidis, N., Stamatopoulos, N., Karadamoglou, K., Kottaras, G., Paschalidis, V., Sarris, E., McNutt, R., Mitchell, D., McEntire, R.: A cmos time-of-flight system-on-a-chip for spacecraft instruments. IEEE Transactions on Nuclear Science 49(3), 1156–1163 (2002)CrossRef
8.
Dudek, P., Szczepanski, S., Hatfield, J.V.: A high-resolution cmos time-to-digital converter utilizing a vernier delay line. IEEE Journal of Solid-State Circuits 35(2), 240–247 (2000)CrossRef
9.
Mota, M., Christiansen, J.: A high-resolution time interpolator based on a delay locked loop and an rc delay line. IEEE journal of solid-state circuits 34(10), 1360–1366 (1999)CrossRef
10.
Mantyniemi, A., Rahkonen, T., Kostamovaara, J.: An integrated 9-channel time digitizer with 30 ps resolution. In: Solid-State Circuits Conference, 2002. Digest of Technical Papers. ISSCC. 2002 IEEE International. vol. 1, pp. 266–465. IEEE (2002)
11.
Henzler, S., Koeppe, S., Kamp, W., Mulatz, H., Schmitt-Landsiedel, D.: 90nm 4.7 ps-resolution 0.7-lsb single-shot precision and 19pj-per-shot local passive interpolation time-to-digital converter with on-chip characterization. In: Solid-State Circuits Conference, 2008. ISSCC 2008. Digest of Technical Papers. IEEE International. pp. 548–635. IEEE (2008)
12.
Yuan, J., Svensson, C.: High-speed cmos circuit technique. IEEE Journal of Solid-State Circuits 24(1), 62–70 (1989)CrossRef
13.
Rabaey, J.M., Chandrakasan, A.P., Nikolic, B.: Digital integrated circuits, vol. 2. Prentice hall Englewood Cliffs (2002)
14.
Oklobdzija, V.G., Stojanovic, V.M., Markovic, D.M., Nedovic, N.M.: Digital system clocking: high-performance and low-power aspects. John Wiley & Sons (2005)
15.
Saini, S.: Low power interconnect design. Springer (2015)
16.
Krishna, R.S.S.M.R., Madhumati, G.L., Mal, A.K.: Design of substantial delay block using voltage scaled cmos inverter and transmission gate blend. In: 2016 International Conference on Microelectronics, Computing and Communications (MicroCom). pp. 1–6 (Jan 2016)
17.
Napolitano, P., Moschitta, A., Carbone, P.: A survey on time interval measurement techniques and testing methods. In: Instrumentation and Measurement Technology Conference (I2MTC), 2010 IEEE. pp. 181–186. IEEE (2010)
Metadaten
Titel
180-nm 20 ps Resolution 0.29 LSB Single-Shot Precision Vernier Delay Line Based Time-to-Digital Converter
verfasst von
R. S. S. M. R. Krishna
Debashis Jana
Sanjukta Mandal
Ashis Kumar Mal
Copyright-Jahr
2018
Verlag
Springer Singapore
Buch
Microelectronics, Electromagnetics and Telecommunications

Print ISBN: 978-981-10-7328-1

Electronic ISBN: 978-981-10-7329-8

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-981-10-7329-8_11

Neuer Inhalt

    Bildnachweise