Skip to main content

2014 | OriginalPaper | Buchkapitel

A Low Leakage Power-Rail ESD Clamp Circuit with Adjustable Holding Voltage in Nanoscale Process

verfasst von : Xuelin Zhang, Yuan Wang, Guangyi Lu, Song Jia, Xing Zhang

Erschienen in: Unifying Electrical Engineering and Electronics Engineering

Verlag: Springer New York

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

A new power-rail electrostatic discharge (ESD) clamp circuit with ultra low leakage current and adjustable holding voltage, composed of an NMOS ESD clamp device and a new ESD detection circuit, is proposed in this chapter. The new ESD detection circuit has been verified in a 65-nm CMOS process. Simulating results show that the novel circuit has a standby leakage current of only 20.85 nA, which is two-orders lower than that of the traditional design. Also, by modifying the number of diodes in the circuit, we can adjust the holding voltage of the proposed ESD clamp circuit conveniently to achieve better immunity against mistrigger and transient-induced latch-on events.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat Sarbishaei H, Semenov O, Sachdev M (2007) A transient power supply ESD clamp with CMOS thyristor delay element. In: Proc EOS/ESD Symp. pp 395–402 Sarbishaei H, Semenov O, Sachdev M (2007) A transient power supply ESD clamp with CMOS thyristor delay element. In: Proc EOS/ESD Symp. pp 395–402
2.
Zurück zum Zitat Ker MD, Chiu PY, Tsai FY et al (2009) On the design of power-rail ESD clamp circuit with consideration of gate leakage current in 65-nm low-voltage CMOS process. In: IEEE ISCAS. pp 2281–2294 Ker MD, Chiu PY, Tsai FY et al (2009) On the design of power-rail ESD clamp circuit with consideration of gate leakage current in 65-nm low-voltage CMOS process. In: IEEE ISCAS. pp 2281–2294
3.
Zurück zum Zitat Ker MD (1999) Whole-chip ESD, protection design with efficient VDD-to-VSS ESD clamp circuits for submicron CMOS VLSI. IEEE Trans Electron Dev 46:173–183CrossRef Ker MD (1999) Whole-chip ESD, protection design with efficient VDD-to-VSS ESD clamp circuits for submicron CMOS VLSI. IEEE Trans Electron Dev 46:173–183CrossRef
4.
Zurück zum Zitat Chiu PY, Ker MD, Tsai FY et al (2009) Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process. In: Proc IEEE IRPS. pp 750–753 Chiu PY, Ker MD, Tsai FY et al (2009) Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process. In: Proc IEEE IRPS. pp 750–753
5.
Zurück zum Zitat Wang CT, Ker MD (2009) Design of power-rail ESD clamp circuit with ultra-low standby leakage current in nanoscale CMOS Technology. IEEE J Solid State Circuits 44:956–964CrossRef Wang CT, Ker MD (2009) Design of power-rail ESD clamp circuit with ultra-low standby leakage current in nanoscale CMOS Technology. IEEE J Solid State Circuits 44:956–964CrossRef
6.
Zurück zum Zitat Yeh CT, Ker MD (2010) Capacitor-less design of power-rail ESD clamp circuit with adjustable holding voltage for on-chip ESD protection. IEEE J Solid State Circuits 45:1–11CrossRef Yeh CT, Ker MD (2010) Capacitor-less design of power-rail ESD clamp circuit with adjustable holding voltage for on-chip ESD protection. IEEE J Solid State Circuits 45:1–11CrossRef
7.
Zurück zum Zitat Yeh CT, Liang YC, Ker MD (2011) PMOS-based power-rail ESD clamp circuit with adjustable holding voltage controlled by ESD detection circuit. In: Proc EOS/ESD Symp. pp 1–6 Yeh CT, Liang YC, Ker MD (2011) PMOS-based power-rail ESD clamp circuit with adjustable holding voltage controlled by ESD detection circuit. In: Proc EOS/ESD Symp. pp 1–6
Metadaten
Titel
A Low Leakage Power-Rail ESD Clamp Circuit with Adjustable Holding Voltage in Nanoscale Process
verfasst von
Xuelin Zhang
Yuan Wang
Guangyi Lu
Song Jia
Xing Zhang
Copyright-Jahr
2014
Verlag
Springer New York
DOI
https://doi.org/10.1007/978-1-4614-4981-2_188

Neuer Inhalt