2024 | OriginalPaper | Buchkapitel
Compact Modelling of Wafer Level Chip-Scale Package via Parametric Model Order Reduction
verfasst von : Ibrahim Zawra, Jeroen Zaal, Michiel van Soestbergen, Torsten Hauck, Evgeny Rudnyi, Tamara Bechtold
Erschienen in: Scientific Computing in Electrical Engineering
Verlag: Springer Nature Switzerland
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by