Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
A DCT-CS Watermarking Method for Monochrome and Color Image Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

FPGA-Based Implementation of AES Algorithm Using MIX Column

verfasst von : S. Neelima, R. Brindha

Erschienen in: Microelectronics, Electromagnetics and Telecommunications

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This article deals with the clear analysis and experimental simulation results of the modified AES-128-bit algorithm which can be personalized. To improve this technique, we introduced the high-level increased parallelism scheme which will reflect even in Mi columns of the AES architecture. By using this technique, we can increase the throughput efficiency and is implemented on Quartus of FPGA device. With this technique, usage can increase the stack usage for 5% more with a minimum reduction of 30% area.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Closed-Loop Blood Glucose Control for Type I Diabetes Patients Using PID Controller
Nächstes Kapitel Impact of High Geomagnetic Activity on Global Positioning System Satellite Signal (L-Band) Delay and Klobuchar Algorithm Performance Over Low Latitudinal Region
Literatur
1.
Verbauwhede, P., Schaumont, and Kuo, H.: Design and Performance Testing of a 2.29 gb/s Rijndael Processor. IEEE J. Solid-State Circuits, vol. 38, no. 3, (2003) 569–572
2.
Mukhopadhyay, D., RoyChowdhury, D.: An Efficient end to End Design of Rijndael Cryptosystem in 0:18 m CMOS. Proc. 18th Int’l Conf. VLSI Design, (2005) 405–410
3.
Morioka, S., Satoh, A.: A 10-gbps full-AES Crypto Design with a Twisted BDD s-Box Architecture. IEEE Trans. Very Large Scale Integration Systems, vol. 12, no. 7, (2004) 686–691
4.
Hodjat, A., Verbauwhede, I.: Area-Throughput Trade-Offs for Fully Pipelined 30 to 70 Gbits/s AES Processors IEEE Trans. Computers, vol. 55, no. 4, (2006) 366–372
5.
Biglari, M., Qasemi, E., Pourmohseni, B.: Maestro: A high performance AES encryption/decryption system, Computer Architecture and Digital Systems (CADS). 17th CSI International Symposium, (2013) 145–148, 30–31
6.
Hodjat. A., Verbauwhede, I.: A 21.54 gbits/s Fully Pipelined AES Processor on FPGA. Proc. IEEE 12th Ann. Symp. Field Programmable Custom Computing Machines, (2004) 308–309
7.
Granado-Criado, J., Vega Rodriguez, M., Sanchez Perez, J., Gomez Pulido, j.: A New Methodology to Implement the AES Algorithm Using Partial and Dynamic Reconfiguration. Integration, the VLSI J., vol. 43, no. 1, (2010) 72–80
8.
Bin Liu, Bevan M. Baas.: Parallel AES Encryption Engines for Many-Core Processor Arrays. IEEE transactions on computers, vol. 62, no. 3, (2013)
Metadaten
Titel
FPGA-Based Implementation of AES Algorithm Using MIX Column
verfasst von
S. Neelima
R. Brindha
Copyright-Jahr
2018
Verlag
Springer Singapore
Buch
Microelectronics, Electromagnetics and Telecommunications

Print ISBN: 978-981-10-7328-1

Electronic ISBN: 978-981-10-7329-8

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-981-10-7329-8_24

Neuer Inhalt

    Bildnachweise