Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Buchtitelbild

2013 | OriginalPaper | Buchkapitel

1. Introduction

verfasst von : Umit Y. Ogras, Radu Marculescu

Erschienen in: Modeling, Analysis and Optimization of Network-on-Chip Communication Architectures

Verlag: Springer Netherlands

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

To alleviate the complex communication problems that arise as the number of on-chip components increases, network-on-chip (NoC) architectures have been recently proposed to replace global interconnects. This chapter first provides a general description of NoC architectures. Then, it describes a generic synthesis flow for NoCs starting from the application specification through tape-out and applications. Finally, it addresses the interactions among these research problems and put the NoC design process into perspective.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Nächstes Kapitel Literature Survey
Literatur
1.
Amory AM, Briao E, Cota E, Lubaszewski M, Moraes FG (2005) A scalable test strategy for network-on-chip routers. In: Proceedings of IEEE international test conference, November 2005
2.
Ball M, Cifuentes C, Deepankar B (2004) Partitioning of code for a massively parallel machine. In: Proceedings of the international conference on parallel architecture and compilation techniques, September 2004
3.
Bengtsson T, Jutman A, Kumar S, Ubar S, Peng Z (2006) Off-line testing of delay faults in NoC interconnects. In: Proceedings of EUROMICRO conference on digital system design, August 2006
4.
Benini L, De Micheli G (2002) Networks on chips: a new SoC paradigm. IEEE Comput 35(1):70–78CrossRef
5.
Bertozzi D et al (2005) NoC synthesis flow for customized domain specific multiprocessor systems-on-chip. IEEE Trans Parallel Distrib Syst 16(2):113–129CrossRef
6.
Bertsekas D, Gallager R (1992) Data Networks. Prentice Hall, Upper Saddle RiverMATH
7.
Chatterjee S, Kishinevsky M, Ogras UY (June 2010) Quick formal modeling of communication fabrics to enable verification. In Proceedings IEEE international high-level design validation and test workshop, June 2010, pp 42–49
8.
Dally WJ, Towles B (2001) Route packets, not wires: on-chip interconnection networks. In: Proceedings of design automation conference, June 2001
9.
Duato J, Yalamanchili S, Ni L (2002) Interconnection networks: an engineering approach. Morgan Kaufmann, San Mateo
10.
Goossens K et al (2005) A design flow for application-specific networks-on-chip with guaranteed performance to accelerate SoC design and verification. In: Proceedings of design, automation and test in Europe conference, March 2005
11.
12.
Hemani A, Jantsch A, Kumar S, Postula A, Oberg J, Millberg M, Lindvist D (2000) Network on a chip: an architecture for billion transistor era. In: Proceedings of the IEEE NorChip conference, November 2000
13.
Jantsch A, Tenhunen H (eds) (2003) Networks-on-chip. Kluwer, Norwell
14.
Keutzer K, Malik S, Newton AR, Rabaey J, Sangiovanni-Vincentelli A (2000) System-level design: orthogonalization of concerns and platform-based design. IEEE Trans Comput-Aided Design Integr Circ Syst 19(12):1523–1543CrossRef
15.
Lee K et al (2004) A 51mW 1.6GHz on-chip network for low-power heterogeneous SoC platform. In: International solid-state circuits conference, February 2004
16.
Marculescu R, Ogras UY, Peh L, Jerger NE, Hoskote Y (2009) Outstanding research problems in NoC design: system, microarchitecture, and circuit perspectives. IEEE Trans Computer-Aided Design Integr Circ Syst 28(1):3–21CrossRef
17.
Ryoo S et al (2007) Automatic discovery of coarse-grained parallelism in media applications. Trans High-Performance Embed Archit Compilers 1(1):187–206
18.
Semiconductor Association (2006) In: The international technology roadmap for semiconductors (ITRS)
19.
Srinivasan K, Chatha KS, Konjevod G (2006) Linear programming based techniques for synthesis of network-on-chip architectures. IEEE Trans Very Large Scale Integr Syst 14(4):407–420CrossRef
20.
Wolkotte PT, Smit GJM, Kavaldjiev N, Becker JE, Becker J (2005) Energy model of networks-on-chip and bus. In: Proceedings of the international symposium on system-on-chip, November 2005
Metadaten
Titel
Introduction
verfasst von
Umit Y. Ogras
Radu Marculescu
Copyright-Jahr
2013
Verlag
Springer Netherlands
Buch
Modeling, Analysis and Optimization of Network-on-Chip Communication Architectures

Print ISBN: 978-94-007-3957-4

Electronic ISBN: 978-94-007-3958-1

Copyright-Jahr: 2013

DOI
https://doi.org/10.1007/978-94-007-3958-1_1

Neuer Inhalt

    Bildnachweise