Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Bücher
Zeitschriften
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
ATZ-Fachkongress

Chassis.tech plus 2024


4 Kongresse in einer Veranstaltung

Treffen Sie in München die Fachleute von Chassis, Lenkung, Bremsen sowie Reifen/Räder.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Mathematical Modeling of the Data Processing Problems of Heat Experiments Based on Multiprocessor Computing Complexes Kapitel lesen Erstes Kapitel lesen

2021 | OriginalPaper | Buchkapitel

Low Transition Dual LFSR for Low Power Testing

verfasst von : Navya Mohan, M. Aravinda Kumar, D. Dhanush, J. Gokul Prasath, C. S. Jagan Sai Kumar

Erschienen in: Inventive Communication and Computational Technologies

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Low transition dual Linear Feedback Shift Register (LFSR) offers maximum fault coverage with comparatively less test data storage and less power dissipation than the traditional single LFSR. One of the serious problems faced during IC testing is higher power dissipation, which affects reliability and efficiency of manufacturing systems. The proposed research provides a possible solution for reducing power dissipation with reduced transitions and a new reseeding algorithm. Reduction in transitions is obtained by implementing the properties of AND and OR operations to the TPG (Test Pattern Generation). Vast experiments were conducted on all the benchmark circuits in ISCAS 85 circuits using simulation tools (ModelSim, Vivado, HOPE) to check the possibility and effectiveness of the proposed research idea. Results obtained from the proposed solution shows power reductions up to 20% than the traditional single LFSR during IC testing.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Machine Learning Techniques and Cloud Computing to Estimate River Water Quality—Survey
Nächstes Kapitel High Speed and Low Power Buffer Based Parallel Multiplier for Computer Arithmetic
Literatur
1.
Mohan N, Krishnan M, Rai SK, MathuMeitha M, Sivakalyan S (2017) Efficient test scheduling for reusable BIST in 3D stacked ICs. In: 2017 International conference on advances in computing, communications and informatics (ICACCI), Udupi, pp 1349–1355
2.
Rinitha R, Ponni R (2016) Testing in VLSI: a survey. In: 2016 International conference on emerging trends in engineering, technology and science (ICETETS), Pudukkottai, pp 1–6
3.
Wang S, Gupta SK (2002) DS-LFSR: a BIST TPG for low switching activity. IEEE Trans Comput Aided Des Integr Circuits Syst 21(7):842–851
4.
Singh B, Khosla A, Bindra S (2009) Power optimization of linear feedback shift register (LFSR) for low power BIST. In: 2009 IEEE international advance computing conference, Patiala, pp 311–314
5.
Ying J, Tseng W, Tsai W (2018) Bipolar Dual-LFSR Reseeding for Low-Power Testing. In: 2018 IEEE Conference on dependable and secure computing (DSC), Kaohsiung, Taiwan, pp 1–7
6.
Pomeranz I (2015) Computation of Seeds for LFSR-Based Diagnostic Test Generation. IEEE Trans Comput Aided Des Integr Circuits Syst 34(12):2004–2012
7.
Bushnell ML, Agrawal VD (2000) Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits. Kluwer, Norwell, MA
8.
Agrawal VD, Kim CR, Saluja KK (1993) A tutorial on built-in self-test, part 1: principles. IEEE Des Test Comput 10(I):73–82
9.
Nourani M, Tehranipoor M, Ahmed N (2008) Low-Transition test pattern generation for bist-based applications. IEEE Trans Comput 57(3):303–315MathSciNetMATH
10.
Yarraya K, Rao KC (2014) The power optimization of linear feedback shift register using fault coverage circuits. Int J Sci Eng Res 5(9):917–922
11.
Rosinger P, Al-Hashimi BM, Nicolici N (2003) Dual multiple-polynomial LFSR for low-power mixed-mode BIST. IEE Proc comput Digit Tech 150(4):209–217
12.
Roy, Annu, and J. P. Anita. (2017) Pattern generation and test compression using PRESTO generator. In: International symposium on security in computing and communication. Springer, Singapore
13.
Yang MH, Kim Y, Park Y, Lee D, Kang S (2007) Deterministic built-in self-test using split linear feedback shift register reseeding for low-power testing. IET Comput Digit Tech 1(4):369–376
14.
Kalaiselvi M, Neelukumari KS (2013) LFSR-reseeding scheme for achieving test coverage. In: 2013 International conference on information communication and embedded systems (ICICES), Chennai, pp 1209–1213
15.
Lee HK, Ha DS (1996) HOPE: an efficient parallel fault simulator for synchronous sequential circuits. IEEE Trans Comput Aided Des Integr Circ Syst 15(9):1048–1058
Metadaten
Titel
Low Transition Dual LFSR for Low Power Testing
verfasst von
Navya Mohan
M. Aravinda Kumar
D. Dhanush
J. Gokul Prasath
C. S. Jagan Sai Kumar
Copyright-Jahr
2021
Verlag
Springer Singapore
Buch
Inventive Communication and Computational Technologies

Print ISBN: 978-981-15-7344-6

Electronic ISBN: 978-981-15-7345-3

Copyright-Jahr: 2021

DOI
https://doi.org/10.1007/978-981-15-7345-3_33