Anzeige
Erschienen in:
2019 | OriginalPaper | Buchkapitel
3. Simulation of VHDL Programs
verfasst von : Orhan Gazi
Erschienen in: A Tutorial Introduction to VHDL Programming
Verlag: Springer Singapore
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by
Abstract
In this chapter we will give information about the simulation of VHDL programs. Once we implement a digital circuit or an algorithm in VHDL language, we need to check the correctness of the implementation. For this purpose, we write test programs which are used to supply values to the input ports of the VHDL program, and it is possible to observe the values at the output ports. The test program written to simulate the input and output behavior of the VHDL programs is usually called test-bench.