Skip to main content

2018 | OriginalPaper | Buchkapitel

6. Two-Step Open-Loop VCO-Based ADC

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

As seen in Chap. 1, for both wireline and wireless communications, new standards always require larger data rates and signal bandwidths, e.g. VDSL2 and WLAN 802.11n are expected to extend their analog bandwidths to 30 MHz and 40 MHz respectively.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Literatur
1.
Zurück zum Zitat H. van der Ploeg, R. Remmers, A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-\(\upmu \)m CMOS. Solid-State Circuits, IEEE J. 34(12), 1803–1811 (1989) H. van der Ploeg, R. Remmers, A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-\(\upmu \)m CMOS. Solid-State Circuits, IEEE J. 34(12), 1803–1811 (1989)
2.
Zurück zum Zitat M.Z. Straayer, M.H. Perrott, A 12-bits, 10-MHz bandwidth, continuous-time Delta-Sigma ADC with a 5-bits, 950-MS/s VCO-based quantizer. IEEE J. Solid-State Circuits 43(4), 805–814 (2008)CrossRef M.Z. Straayer, M.H. Perrott, A 12-bits, 10-MHz bandwidth, continuous-time Delta-Sigma ADC with a 5-bits, 950-MS/s VCO-based quantizer. IEEE J. Solid-State Circuits 43(4), 805–814 (2008)CrossRef
3.
Zurück zum Zitat X. Xing, P. Gao, G. Gielen, A 40 MHz-BW two-step open-loop VCO-based ADC with 42fJ/step FoM in 40 nm CMOS, in Proceedings of IEEE ESSCIRC, (Bucharest, Romania, 2013), pp. 327–330 X. Xing, P. Gao, G. Gielen, A 40 MHz-BW two-step open-loop VCO-based ADC with 42fJ/step FoM in 40 nm CMOS, in Proceedings of IEEE ESSCIRC, (Bucharest, Romania, 2013), pp. 327–330
4.
Zurück zum Zitat X. Xing, G.G.E. Gielen, A 42fJ/Step-FoM two-step VCO-based Delta-Sigma ADC in 40 nm CMOS. Solid-State Circuits, IEEE J. 50(3), 714–723 (2015)CrossRef X. Xing, G.G.E. Gielen, A 42fJ/Step-FoM two-step VCO-based Delta-Sigma ADC in 40 nm CMOS. Solid-State Circuits, IEEE J. 50(3), 714–723 (2015)CrossRef
5.
Zurück zum Zitat M. Park, M.H. Perrott, A 78 dB SNDR 87 mW 20 MHz bandwidth continuous-time \(\Delta \Sigma \) ADC with VCO-based integrator and quantizer implemented in 0.13 \(\upmu \)m CMOS. Solid-State Circuits, IEEE J. 44(12), 3344–3358 (2009) M. Park, M.H. Perrott, A 78 dB SNDR 87 mW 20 MHz bandwidth continuous-time \(\Delta \Sigma \) ADC with VCO-based integrator and quantizer implemented in 0.13 \(\upmu \)m CMOS. Solid-State Circuits, IEEE J. 44(12), 3344–3358 (2009)
6.
Zurück zum Zitat K. Reddy, S. Rao, R. Inti, B. Young, A. Elshazly, M. Talegaonkar, P.K. Hanumolu, A 16-mW 78-dB SNDR 10-MHz BW CT \(\Delta \Sigma \) ADC using residue-cancelling VCO-based quantizer. Solid-State Circuits, IEEE J. 47(12), 2916–2927 (2012) K. Reddy, S. Rao, R. Inti, B. Young, A. Elshazly, M. Talegaonkar, P.K. Hanumolu, A 16-mW 78-dB SNDR 10-MHz BW CT \(\Delta \Sigma \) ADC using residue-cancelling VCO-based quantizer. Solid-State Circuits, IEEE J. 47(12), 2916–2927 (2012)
7.
Zurück zum Zitat G. Taylor, I. Galton, A mostly-digital variable-rate continuous-time Delta-Sigma modulator ADC. Solid-State Circuits, IEEE J. 45(12), 2634–2646 (2010)CrossRef G. Taylor, I. Galton, A mostly-digital variable-rate continuous-time Delta-Sigma modulator ADC. Solid-State Circuits, IEEE J. 45(12), 2634–2646 (2010)CrossRef
8.
Zurück zum Zitat J. Kim, T.K. Jang, Y.G. Yoon, S.H. Cho, Analysis and design of voltage-controlled oscillator based analog-to-digital converter. IEEE Trans. Circuits Syst. I Regul. Pap. 57(1), 18–30 (2010)MathSciNetCrossRef J. Kim, T.K. Jang, Y.G. Yoon, S.H. Cho, Analysis and design of voltage-controlled oscillator based analog-to-digital converter. IEEE Trans. Circuits Syst. I Regul. Pap. 57(1), 18–30 (2010)MathSciNetCrossRef
Metadaten
Titel
Two-Step Open-Loop VCO-Based ADC
verfasst von
Xinpeng Xing
Peng Zhu
Georges Gielen
Copyright-Jahr
2018
DOI
https://doi.org/10.1007/978-3-319-66565-8_6

Neuer Inhalt