Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Bücher
Zeitschriften
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
MTZ-Fachkongress

Antriebe und Energiesysteme von morgen


Austausch von Automobil- und Energiewirtschaft

Am 14./15. Mai geht es in Chemnitz um die Mobilitätswende durch Elektro- und Wasserstofffahrzeuge.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
Modelling of Thermoelectric and Conduction Mechanism of Multi-nanoribbon Matrix Kapitel lesen Erstes Kapitel lesen

2018 | OriginalPaper | Buchkapitel

Analytical Modeling and Simulation of Triple Metal Front Gate Stack DG-MOSFET with Graded Channel (GC-TMDG MOSFET)

verfasst von : Priyanka Saha, Saheli Sarkhel, Dinesh Kumar Dash, Suvam Senapati, Subir Kumar Sarkar

Erschienen in: Advances in Communication, Devices and Networking

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper presents an explicit 2D analytical surface potential modeling of Triple Metal Front Gate Stack DG MOSFET with Graded Channel (GC-TMDG MOSFET) to explore the dual benefits of gate and channel engineering techniques. The surface potential profile of the proposed model is derived by solving 2D Poisson’s equation with suitable boundary conditions and also compared with graded channel DG MOSFET and Triple Material DG MOSFET to establish the superiority of our structure. In addition to this, lateral electric field closer to drain end is examined to substantiate the immunity of the device to hot carrier effect. For validation of analytical model, all the results are compared with 2D ATLAS device simulator data.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Complementary Energy Path Adiabatic Logic-Based Adder Design in 32 Nm FinFET Technology
Nächstes Kapitel Integrated TTL Driver with SPDT Switch
Anhänge
Nur mit Berechtigung zugänglich
Literatur
1.
E. Weste, “Principles of CMOS VLSI Design, A System Perspective. Upper Saddle River,” NJ: Pearson Education, 2003, ch. 2.
2.
M. I. Current, S. W. Bedell, I. J. Malik, L. M. Feng, and F. J. Henley, “What is the future of sub-100 nm CMOS: Ultra shallow junctions or ultrathin SOI?,” Solid State Technol., vol. 43, pp. 66–77, 2000.
3.
Balestra, M. Benachir, J. Brini, and G. Ghibaudo, “Analytical models of subthreshold swing and threshold voltage for thin- and ultrathin-film SOI MOSFETs,” IEEE Trans. Electron Devices, vol. 37, pp. 2303–2311, 1990.CrossRef
4.
Y. Taur, “Analytical solutions of charge and capacitance in symmetric and asymmetric double-gate MOSFETs,” IEEE Trans. Electron Devices, vol. 48, no. 12, pp. 2861–2869, 2001.CrossRef
5.
S. Spedo and C. Fiegna, “Comparison of and asymmetric double-gate MOSFETs-tunneling currents and hot electrons,” in Proc. IEEE semiconductor device Res. Symp, pp. 601–604, 2002.
6.
H. Kaur, S. Kabra, S. Haldar, and R. S. Gupta, “An analytical drain current model for graded channel cylindrical/surrounding gate MOSFET,” Microelectron. J., vol. 38, no. 3, pp. 352–359, 2007.CrossRef
7.
W. Long, H. Ou, J.-M. Kuo, and K. K. Chin, “Dual-material gate (DMG) field effect transistor,” IEEE Trans. Electron Devices, vol. 46, no. 5, pp. 865–870, 1999.CrossRef
8.
G. V. Reddy and M. J. Kumar, “A new dual-material double gate (DMDG) nanoscale SOI MOSFET—Two-dimensional analytical modeling and simulation,” IEEE Trans. Nanotechnol., vol. 4, no. 2, pp. 260–268, 2005.CrossRef
9.
P. K. Tiwari, S. Dubey, M. Singh, and S. Jit, “A two-dimensional analytical model for threshold voltage of short-channel triple-material double-gate metal-oxide-semiconductor field-effect transistors,” J. Appl. Phys., vol. 108, no. 7, pp. 074508-1–074508-8, 2010.CrossRef
10.
R. Kaur, R. Chaujar, M. Saxena and R. S. Gupta, “Two dimensional simulation and analytical modeling of a novel ISE MOSFET with gate stack configuration,” Microelectronic Engineering, vol. 86, pp. 2005–2014, 2009.CrossRef
11.
ATLAS User’s Manual: Silvaco Inc. Santa Clara, CA (2010).
Metadaten
Titel
Analytical Modeling and Simulation of Triple Metal Front Gate Stack DG-MOSFET with Graded Channel (GC-TMDG MOSFET)
verfasst von
Priyanka Saha
Saheli Sarkhel
Dinesh Kumar Dash
Suvam Senapati
Subir Kumar Sarkar
Copyright-Jahr
2018
Verlag
Springer Singapore
Buch
Advances in Communication, Devices and Networking

Print ISBN: 978-981-10-7900-9

Electronic ISBN: 978-981-10-7901-6

Copyright-Jahr: 2018

DOI
https://doi.org/10.1007/978-981-10-7901-6_12

Neuer Inhalt

    Bildnachweise