Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Erschienen in:
An Enhanced Mechanism for Balanced Job Scheduling Based on Deadline Control in Computational Grid Kapitel lesen Erstes Kapitel lesen

2017 | OriginalPaper | Buchkapitel

Design of Ultra Low Power Asynchronous Domino Logic Pipeline Using Critical Data Path

verfasst von : K. Nirmala, P. Prasanth Babu, K. Prasanth, D. Maruthi Kumar

Erschienen in: Emerging Trends in Electrical, Communications and Information Technologies

Verlag: Springer Singapore

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper presents Design of ultra low-power asynchronous domino logic pipeline method, which targets to introduce design of latch-free pipe-line targeting to latch-free pipeline. To construct data paths, both dual rail and single rail domino gates are used. Dual-rail domino gates are mainly used to construct critical data paths. Hence the handshake signals are reduced greatly, using critical data path. This pipeline offers low power consumption and high throughput. A 16 × 16 array style multiplier is used for evaluating the proposed pipeline method. Asynchronous static pipeline method is compared with the proposed pipeline method, it saves up to 83.0 and 16.4 % of power.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Vorheriges Kapitel Design of Common Source Amplifier Using Amorphous Silicon TFT
Nächstes Kapitel Contrast Based Color Plane Selection for Binarization of Historical Document Images
Literatur
1.
Calhoun BH, Cao Y, Li X, Mai K, Pileggi LT, Rutenbar RA (2008) Digital circuit design challenges and opportunities in the era of nanoscale CMOS. Proc IEEE 96(2), 343–365
2.
Sparsø J, Furber S (2001) Principles of asynchronous circuit design: a systems perspective. Kluwer, Boston, MA, USACrossRef
3.
Krstic M, Grass E, Gurkaynak FK, Vivet P (2007) Globally asynchronous, locally synchronous circuits: overview and outlook. IEEE Des Test Comput 24(5):430–441CrossRef
4.
Martin AJ, Nystrom M (2006) Asynchronous techniques for systemon-chip design. Proc IEEE 94(6):1089–1120
5.
Teifel J, Manohar R An asynchronous dataflow FPGA architecture. IEEE Trans Comput 53(11):1376–1392
6.
Williams TE (1991) Self-timed rings and their application to division. Ph.D. dissertation, Department of Computer Science, Stanford University, Stanford, CA, USA
7.
Lines AM (1998) Pipelined asynchronous circuits. Department of Computer Science, California Institute of Technology, Pasadena, CA, USA, Technical Report
8.
Singh M, Nowick SM (2007) The design of high-performance dynamic asynchronous pipelines: lookahead style. IEEE Trans. Very Large Scale Integr (VLSI) Syst. 15(11):1256–1269
9.
Nowick SM, Singh M (2011) High performance asynchronous pipelines an overview. IEEE Des Test Comput 28(5):8–22CrossRef
10.
Low HS, Shang D, Xia F, Yakovlev A Variation tolerant AFPGA architecture. Hariyama M, Ishihara S, Kameyama M
11.
Li L, Wang W, Choi K, Park S, Chung M-K (2010) SeSCG: selective sequential clock gating for ultra-low-power multimedia mobile processor. In: Proceedings of IEEE International Conference on EIT, May 2010, pp 1–6
12.
Singh M, Tierno JA, Rylyakov A, Rylov S, Nowick SM (2010) An adaptively pipelined mixed synchronous-asynchronous digital FIR filter chip operating at 1.3 gigahertz. IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 18(7):1043–1056
Metadaten
Titel
Design of Ultra Low Power Asynchronous Domino Logic Pipeline Using Critical Data Path
verfasst von
K. Nirmala
P. Prasanth Babu
K. Prasanth
D. Maruthi Kumar
Copyright-Jahr
2017
Verlag
Springer Singapore
Buch
Emerging Trends in Electrical, Communications and Information Technologies

Print ISBN: 978-981-10-1538-0

Electronic ISBN: 978-981-10-1540-3

Copyright-Jahr: 2017

DOI
https://doi.org/10.1007/978-981-10-1540-3_25

Neuer Inhalt

    Bildnachweise