Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 6/2010

01.12.2010

Study of Read Recovery Dynamic Faults in 6T SRAMS and Method to Improve Test Time

verfasst von: Prashant Dubey, Akhil Garg, Shashank Mahajan

Erschienen in: Journal of Electronic Testing | Ausgabe 6/2010

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Capturing dynamic and hard to detect faults in static embedded memories is a significant challenge for DFT designers. Not only it demands at-speed testing, it also requires a large number of operations (generally greater than 24 consecutive reads per memcell) on each memory cell, which is hard to achieve at lower testing budgets. We present a comprehensive study done on resistive defects which lead to read recovery faults in 6T memcell SRAMs. A novel DFT technique has been proposed using calibrated variation in dummy path of self timed memories to capture hard to detect resistive faults in small number of operations. Results show 89% reduction in test time for a robust test on an industrial SRAM with 2048 words operating at 400 MHz.
Vorheriger Artikel Enabling Remote Testing: Embedded Test Controller and Mixed-signal Test Architecture
Nächster Artikel Chiba Scan Delay Fault Testing with Short Test Application Time

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Adams RD, Cooley ES (1997) False write through and un-restored write electrical level fault models for SRAMs. Memory technology, design and testing, 1997. Proceedings., International Workshop on, pp 27–32, 11–12 Aug
2.
Al-Ars Z, van de Goor AJ (2001) Static and dynamic behavior of memory cell array opens and shorts in embedded DRAMs. Design, automation and test in Europe, 2001. Conference and exhibition 2001. Proceedings, pp 496–503
3.
Baker K et al (1999) Defect-based delay testing of resistive vias-contacts. A critical evaluation. Proc Int’l Test Conf (ITC), pp 467–476
4.
Dilillo L, Al-Hashimi BM (2007) March CRF: an efficient test for complex read faults in SRAM memories. Design and diagnostics of electronic circuits and systems, 2007. DDECS ′07. IEEE, pp 1–6, 11–13 April
5.
Dilillo L, Girard P, Pravossoudovitch S, Virazel A, Bastian M (2005) Resistive-open defect injection in SRAM core-cell: analysis and comparison between 0.13 μm and 90 nm technologies. Design automation conference, 2005. Proceedings. 42nd, pp 857–862, 13–17 June
6.
García J, Corbal J, Cerdá L, Valero M. Design and implementation of high-performance memory systems for future packet buffers. Proceedings of the 36th International Symposium on Microarchitecture (MICRO–36′03)
7.
Gerosa G, Alexander M, Alvarez J, Croxton C, D’Addeo M, Kennedy AR, Nicoletta C, Nissen JP, Philip R, Reed P, Sanchez H, Taylor SA, Burgess B (1997) A 250-MHz 5-W PowerPC microprocessor with on-chip L2 cache controller. Solid-State Circuits, IEEE Journal of 32(11): 1635–1649, Nov
8.
Hamdioui S, Wadsworth R, Delos Reyes J, van de Goor AJ (2003) Importance of dynamic faults for new SRAM technologies. European Test Workshop, 2003. Proceedings. The Eighth IEEE, pp 29–34, 25–28 May
9.
Khare JB, Shah AB, Raman A, Rayas G (2006) Embedded memory field returns–trials and tribulations. Test conference, 2006. ITC ′06. IEEE International, pp 1–6, 22–27 Oct
10.
Li JCM, Tseng C-W; McCluskey EJ (2001) Testing for resistive opens and stuck opens. Test conference, 2001. Proceedings. International, pp 1049–1058
11.
Montanes RR, de Gyvez JP, Volf P (2002) Resistance characterization for weak open defects. Design & Test of Computers, IEEE 19(5):18–26CrossRef
12.
Needham W, Prunty C, Eng Hong Yeoh (1998) High volume microprocessor test escapes, an analysis of defects our tests are missing. Test conference, 1998. Proceedings. International, pp 25–34, 18–23 Oct
13.
Sachdev M (1996) Test and testability techniques for open defects in RAM address decoders. European design and test conference, 1996. ED&TC 96. Proceedings, pp 428–434, 11–14 Mar
14.
15.
Segura J, Hawkins C. How it works, how it fails. CMOS Electronics, pp 0, Wiley-IEEE Press
16.
Sharifkhani M, Jahinuzzaman SM, Sachdev M (2006) Dynamic data stability in SRAM cells and its implications on data stability tests. Memory technology, design, and testing, 2006. MTDT ′06. 2006 IEEE International Workshop on, pp 7, pp 2–4 Aug
17.
van de Goor Ad J, Al-Ars Z (2000) Functional memory faults: a formal notation and a taxonomy. VLSI test symposium, 2000. Proceedings. 18th IEEE, pp 281–289
18.
Virazel A et al (2005) Analysis of dynamic faults in embedded-SRAMs: implications for memory test. Journal of electronic testing: Theory and Applications 21:169–179CrossRef
19.
Yamauchi H (2009) Prospects for variation tolerant SRAM circuit designs. ASIC, 2009. ASICON ′09. IEEE 8th International Conference on, pp 621–624, 20–23 Oct
20.
Zarrineh K, Deo AP, Adams RD (2000) Defect analysis and realistic fault model extensions for static random access memories. Memory technology, design and testing, 2000. Records of the 2000 IEEE International Workshop on, pp 119–124
Metadaten
Titel
Study of Read Recovery Dynamic Faults in 6T SRAMS and Method to Improve Test Time
verfasst von
Prashant Dubey
Akhil Garg
Shashank Mahajan
Publikationsdatum
01.12.2010
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 6/2010
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-010-5176-5

Weitere Artikel der Ausgabe 6/2010

Journal of Electronic Testing 6/2010 Zur Ausgabe

OriginalPaper

Modified Selective Huffman Coding for Optimization of Test Data Compression, Test Application Time and Area Overhead

News

Test Technology Newsletter

OriginalPaper

An Effective and Accurate Methodology for the Cell Internal Defect Diagnosis

OriginalPaper

Enabling Remote Testing: Embedded Test Controller and Mixed-signal Test Architecture

OriginalPaper

On-Chip Delay Measurement Based Response Analysis for Timing Characterization

OriginalPaper

Chiba Scan Delay Fault Testing with Short Test Application Time

Neuer Inhalt

    Bildnachweise