2007 | OriginalPaper | Buchkapitel
Simulation Study of Multiple FIN FinFET Design for 32nm Technology Node and Beyond
verfasst von : Xinlin Wang, Andres Bryant, Omer Dokumaci, Phil Oldiges, Wilfried Haensch
Erschienen in: Simulation of Semiconductor Processes and Devices 2007
Verlag: Springer Vienna
Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.
Wählen Sie Textabschnitte aus um mit Künstlicher Intelligenz passenden Patente zu finden. powered by
Markieren Sie Textabschnitte, um KI-gestützt weitere passende Inhalte zu finden. powered by (Link öffnet in neuem Fenster)
In this work, we investigate multiple FIN FinFET source/drain designs to reduce series resistance and source/drain-to-gate capacitance. The tradeoffs between the increased parasitic capacitance and reduced parasitic resistance are explored using 3D device simulations.