Skip to main content
Erschienen in: Journal of Electronic Testing 6/2007

01.12.2007 | Letter

A Case Study on Phase-Locked Loop Automatic Layout Generation and Transient Fault Injection Analysis

verfasst von: Cristiano Lazzari, Ricardo A. L. Reis, Lorena Anghel

Erschienen in: Journal of Electronic Testing | Ausgabe 6/2007

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper reports a case study on the automatic layout generation and transient fault injection analysis of a Phase-Locked Loop (PLL). A script methodology was used to generate the layout based on transistor level specifications. Experiences were performed in the PLL in order to evaluate the sensibility against transient faults. The circuit was generated using the STMicroelectronics HCMOS8D process (0.18 μm). Results reveal the PLL sensitive points allowing the study and development of techniques to protect this circuit against transient faults.

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Weitere Produktempfehlungen anzeigen
Literatur
1.
Zurück zum Zitat Ammari A (2006) Durcissement et analyse de sûreté de citcuits integrés décrits en langage de haut niveau. Thesis proposition, Institut National Polytechnique de Grenoble, France Ammari A (2006) Durcissement et analyse de sûreté de citcuits integrés décrits en langage de haut niveau. Thesis proposition, Institut National Polytechnique de Grenoble, France
3.
Zurück zum Zitat Lazzari C, Domingues C, Güntzel J, Reis R (2003) A new macro-cell generation strategy for three metal layer CMOS technologies. VLSI-Soc, Nice, pp 193–197 Lazzari C, Domingues C, Güntzel J, Reis R (2003) A new macro-cell generation strategy for three metal layer CMOS technologies. VLSI-Soc, Nice, pp 193–197
4.
Zurück zum Zitat Lyons G, Wu G, Mellissinos T, Cable J (1999) A high performance rad hard 2–3 GHz integer N CMOS phase lock loop. Radiation effects data workshop 1999. IEEE, Piscataway, pp 41–45 Lyons G, Wu G, Mellissinos T, Cable J (1999) A high performance rad hard 2–3 GHz integer N CMOS phase lock loop. Radiation effects data workshop 1999. IEEE, Piscataway, pp 41–45
5.
Zurück zum Zitat Martínez I, Delatte P, Flandre D (2000) Characterization, simulation and modeling of PLL under irradiation using HDL-A. BMAS 2000. 2000 IEEE International Behavioral Modeling and Simulation Conference. IEEE, Piscataway, pp 57–61 Martínez I, Delatte P, Flandre D (2000) Characterization, simulation and modeling of PLL under irradiation using HDL-A. BMAS 2000. 2000 IEEE International Behavioral Modeling and Simulation Conference. IEEE, Piscataway, pp 57–61
6.
Zurück zum Zitat Messenger G (1982) Collection of charge on junction nodes from ion tracks. IEEE Trans Nucl Sci 29:2024–2031CrossRef Messenger G (1982) Collection of charge on junction nodes from ion tracks. IEEE Trans Nucl Sci 29:2024–2031CrossRef
7.
Zurück zum Zitat Pan D, Li HW, Wilamowski BM (2003) A radiation-hard phase-locked loop. ISIE’03. 2003 IEEE international symposium on industrial electronics, vol 2. IEEE, Piscataway, pp 901–906 Pan D, Li HW, Wilamowski BM (2003) A radiation-hard phase-locked loop. ISIE’03. 2003 IEEE international symposium on industrial electronics, vol 2. IEEE, Piscataway, pp 901–906
8.
Zurück zum Zitat Saleh S (2005) Méthodes de simulation des erreurs transitoires à plusiers niveaux d’abstraction. Thesis Dissertation, Institut National Polytechnique de Grenoble, France Saleh S (2005) Méthodes de simulation des erreurs transitoires à plusiers niveaux d’abstraction. Thesis Dissertation, Institut National Polytechnique de Grenoble, France
9.
Zurück zum Zitat Toifl T, Moreira P (1999) A radiation-hard 80 MHz phase locked loop for clock and data recovery. In: Proceedings of the 1999 IEEE international symposium on circuits and systems, ISCAS ’99, vol. 2. IEEE, Piscataway, pp 524–527CrossRef Toifl T, Moreira P (1999) A radiation-hard 80 MHz phase locked loop for clock and data recovery. In: Proceedings of the 1999 IEEE international symposium on circuits and systems, ISCAS ’99, vol. 2. IEEE, Piscataway, pp 524–527CrossRef
Metadaten
Titel
A Case Study on Phase-Locked Loop Automatic Layout Generation and Transient Fault Injection Analysis
verfasst von
Cristiano Lazzari
Ricardo A. L. Reis
Lorena Anghel
Publikationsdatum
01.12.2007
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 6/2007
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-007-5055-x

Weitere Artikel der Ausgabe 6/2007

Journal of Electronic Testing 6/2007 Zur Ausgabe