Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Bücher
Zeitschriften
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
MTZ-Fachkongress

Antriebe und Energiesysteme von morgen


Austausch von Automobil- und Energiewirtschaft

Am 14./15. Mai geht es in Chemnitz um die Mobilitätswende durch Elektro- und Wasserstofffahrzeuge.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 4-5/2009

01.08.2009

Critical Path Selection for Delay Testing Considering Coupling Noise

verfasst von: Rajeshwary Tayade, Jacob A. Abraham

Erschienen in: Journal of Electronic Testing | Ausgabe 4-5/2009

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

The objective of delay testing is to detect any defects or variations that manifest into timing failures. In path based delay testing this is done by testing a subset of paths in the circuit that are more likely to fail and hence are critical. Since path delays are vector dependent, the set of critical paths selected depends on the vectors assumed when estimating the path delays. This implies that to find the real critical paths, it is important to consider the effect of dynamic (vector dependent) delay effects such as coupling noise and supply noise during path selection. In this work a methodology to incorporate the effect of coupling noise during path selection is described. For any given path, both logic and timing constraints are extracted and a constrained optimization problem is formulated to estimate the maximum path delay in the presence of coupling noise.
Vorheriger Artikel Test Technology Newsletter
Nächster Artikel Fault Detection Structures of the S-boxes and the Inverse S-boxes for the Advanced Encryption Standard

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Agarwal K, Sato T, Cao Y, Slyvester D, Hu C (2003) Efficient generation of delay change curves for noise-aware static timing analysis. In: Proc. of 4th int. symposium of quality electronic design (ISQED)
2.
Bai X, Dey S, Krstic A (2003) HyAC: a hybrid structural SAT based ATPG for crosstalk. In: International test conference, pp 112–121
3.
Chen C-A, Gupta SK (1996) A satisfiability-based test generator for path delay faults incombinational circuits. In: Design automation conference, pp 209–214
4.
Chen W, Gupta SK, Breuer MA (1998) Test generation in VLSI circuits for crosstalk noise. In: International test conference, pp 641–650
5.
Cory BD, Kapur R, Underwood B (2003) Speed binning with path delay test in 150-nm technology. IEEE Des Test Comput 20:41–45CrossRef
6.
7.
Fu Z, Malik S (2006) Solving the minimum-cost satisfiability problem using SAT based branch-and-bound search. In: ICCAD, pp 852–859
8.
Hashempour H, Kim Y-B, Park N (2002) A test-vector generation methodology for crosstalk noise faults. In: Defect and fault tolerance, pp 40–47
9.
Irajpour S, Gupta SK, Breuer MA (2004) Timing-independent testing of crosstalk in the presence of delay producing defects using surrogate fault models. In: International Test Conference, pp 1024–1033
10.
Krstic A, Liou J-J, Jiang Y-M, Cheng K-T (2001) Delay testing considering crosstalk-induced effects. In: International test conference, pp 558–567
11.
Kulkarni M, Chen T (2004) A sensitivity based approach to analyzing signal delay uncertainty of coupled interconnects. In: Proc. of 5th int. symposium of quality electronic design (ISQED), pp 331–336
12.
Li H, Shen P, Li X (2006) Robust test generation for precise crosstalk-induced path delay faults. In: VLSI test symposium, pp 300–305
13.
Lu X, Li Z, Qiu W, Walker D, Shi W (2004) Longest path selection for delay test under process variation. In: ASPDAC, pp 98–103
14.
Mahajan YS, Fu Z, Malik S (2005) Zchaff2004: an efficient SAT solver. In: SAT 2004, LNCS, vol. 3542, pp 360–375
15.
Majhi A, Jacob J, Patnaik L, Agrawal V (1996) On test coverage of path delay faults. In: International test conference, pp 418–421
16.
Shen P-F, Li H-W, Xu Y-J, Li X-W (2005) Non-robust test generation for crosstalk-induced delay faults. In: Asian test symposium, pp 120–125
17.
Tani S, Teramoto M, Fukazawa T, Matsuhiro K (1998) Efficient path selection for delay testing based on partial path evaluation. In: VLSI test symposiumm, pp 188–193
18.
Tayade R, Kalyanam V, Nassif S, Abraham JA (2007) Estimating path delay distribution considering coupling noise. In: ACM GLSVLSI, pp 61–66
19.
Wang L-C, Liou J-J, Cheng K-T (2004) Critical path selection for delay fault testing based upon a statistical timing model. IEEE Trans Comput Aided Des 23:1550–1564CrossRef
20.
Wangqi Q, Walker DMH (2003) An efficient algorithm for finding the k longest testable paths through each gate in a combinational circuit. In: International test conference, pp 592–601
21.
Zhao J-K, Rudnick EM, Patel JH (1997) Static logic implication with application to redundancy identification. In: VLSI test symposium, pp 288–293
Metadaten
Titel
Critical Path Selection for Delay Testing Considering Coupling Noise
verfasst von
Rajeshwary Tayade
Jacob A. Abraham
Publikationsdatum
01.08.2009
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 4-5/2009
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-009-5105-7

Weitere Artikel der Ausgabe 4-5/2009

Journal of Electronic Testing 4-5/2009 Zur Ausgabe

EditorialNotes

Editorial

News

Test Technology Newsletter

OriginalPaper

Fault Detection Structures of the S-boxes and the Inverse S-boxes for the Advanced Encryption Standard

OriginalPaper

A Reliable Architecture for Parallel Implementations of the Advanced Encryption Standard

OriginalPaper

X-tolerant Test Data Compaction with Accelerated Shift Registers

OriginalPaper

Adaptive Debug and Diagnosis Without Fault Dictionaries

Neuer Inhalt

    Bildnachweise