Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 4/2013

01.08.2013

Timing-Error-Detecting Dual-Edge-Triggered Flip-Flop

verfasst von: Kazuteru Namba, Takashi Katagiri, Hideo Ito

Erschienen in: Journal of Electronic Testing | Ausgabe 4/2013

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

This paper presents a construction of timing-error-detecting dual-edge-triggered flip-flops (DET-FFs). The proposed FF is based on a conventional DET-FF and a conventional timing error detection method. While the conventional timing error detection uses a transition detector with relatively large area, the proposed FF uses internal signals in a DET-FF as as an alternative to the transition detector. This paper also shows an evaluation result indicating that the proposed FF has smaller area overhead than the simple combination of the conventional DET-FF and timing error detection methods.
Vorheriger Artikel High Efficiency Time Redundant Hardened Latch for Reliable Circuit Design
Nächster Artikel An Approximate Calculation of Ratio of Normal Variables and Its Application in Analog Circuit Fault Diagnosis

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Agarwal M, Paul BC, Zhang M, Mitra S (2007) Circuit failure prediction and its application to transistor aging. In: Proceedings in IEEE VLSI testing symposium, pp 277–286
2.
Alidash HK, Sayedi SM, Saidi H (2010) Low-power state-retention dual edge-triggered pulsed latch. In: Proceedings IEEE Iranian conference electrical engineering, pp 417–420
3.
Balijepalli A, Sinha S, Cao Y (2007) Compact modeling of carbon nanotube transistor for early stage process-design exploration. In: Proceedings international symposium low power electronics & design, pp 2–7
4.
Bull D, Das S, Shivshankar K, Dasika G, Flautner K, Blaauw D (2010) A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation. In: Proceedings in IEEE international solid-state circuits conference, pp 284–285
5.
Cao Y, Sato T, Sylvester D, Orshansky M, Hu C (2000) New paradigm of predictive MOSFET and interconnect modeling for early circuit simulation. In: Proceedings in IEEE custom integrated circuit conference, pp 201–204
6.
Chandra V (2011) Low overhead circuit and method for predicting timing errors. U.S. Patent 2011/0004813 A1
7.
Chung W, Lo T, Sachdev M (2002) A comparative analysis of low-power low-voltage dual-edge-triggered flip-flops. IEEE Trans Very Large Scale Integr Syst 10(6):913–918CrossRef
8.
Das BP, Onodera H (2010) Warning prediction sequential for transient error prevention. In: Proceedings in IEEE international symposium defect & fault tolerance VLSI systems, pp 382–390
9.
Devarapalli SV, Zarkesh-Ha P, Suddarth SC (2010) A robust and low power dual data rate (DDR) flip-flop using C-elements. In: Proceedings in IEEE international symposium quality electronic design, pp 147–150
10.
Ernst D, Kim NS, Das S, Pant S, Rao R, Pham T, Ziesler C, Blaauw D, Austin T, Flautner K, Mudge T (2003) Razor: a low-power pipeline based on circuit-level timing speculation. In: Proceedings in IEEE/ACM international symposium microarchitecture, pp 7–18
11.
Esmaeili SE, Al-Khalili AJ, Cowan GER (2009) Dual-edge triggered energy recovery DCCER flip-flop for low energy applications. In: Proceedings in IEEE European conference circuit theory design, pp 57–60
12.
Ito H (1998) Timing error detection circuit. U.S. Patent 5,838,172
13.
Mohideen SK, Perinbam JR (2005) Design of low power double edge triggered D FF. In: Proceedings in IEEE international conference India council, pp 450–452
14.
Okumura T, Hashimoto M (2010) Setup time, hold time and clock-to-Q delay computation under dynamic supply noise. In: Proceedings in IEEE custom integrated circuits conference, pp 1–4
15.
Sato T, Kunitake Y (2007) A simple flip-flop circuit for typical-case designs for DFM. In: Proceedings in IEEE international symposium quality electronic design, pp 539– 544
16.
Tschanz J, Narendra S, Chen Z, Borkar S, Sachdev M, De V (2001) Comparative delay and energy of single edge-triggered and dual edge-triggered pulsed flip-flops for high-performance microprocessors. In: Proceedings in IEEE international symposium low power electronic design, pp 147–152
17.
Zhao P, McNeely J, Golconda P, Bayoumi MA, Barcenas RA, Kuang W (2007) Low-power clock branch sharing double-edge triggered flip-flop. IEEE Trans Very Large Scale Integr Syst 15(3):338–345CrossRef
18.
Zhao W, Cao Y (2006) New generation of predictive technology model for sub-45nm early design exploration. IEEE Trans Electron Devices 53(11):2816–2823CrossRef
Metadaten
Titel
Timing-Error-Detecting Dual-Edge-Triggered Flip-Flop
verfasst von
Kazuteru Namba
Takashi Katagiri
Hideo Ito
Publikationsdatum
01.08.2013
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 4/2013
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-013-5392-x

Weitere Artikel der Ausgabe 4/2013

Journal of Electronic Testing 4/2013 Zur Ausgabe

OriginalPaper

Memory Reliability Improvement Based on Maximized Error-Correcting Codes

OriginalPaper

A Fault Tolerant Hierarchical Network on Chip Router Architecture

OriginalPaper

High Efficiency Time Redundant Hardened Latch for Reliable Circuit Design

OriginalPaper

A Cost-efficient Input Vector Monitoring Concurrent On-line BIST Scheme Based on Multilevel Decoding Logic

EditorialNotes

Editorial

OriginalPaper

Correlation of Heavy-Ion and Laser Testing on a DC/DC PWM Controller

Neuer Inhalt

    Bildnachweise