Skip to main content
Fachgebiete
Automobil + Motoren Bauwesen + Immobilien Business IT + Informatik Elektrotechnik + Elektronik Energie + Nachhaltigkeit Finance + Banking Management + Führung Marketing + Vertrieb Maschinenbau + Werkstoffe Versicherung + Risiko
DE
EN
Bücher
Zeitschriften
Themenseiten
Organisationspsychologie Projektmanagement Marketing Smart Manufacturing
Weitere Formate
Podcasts Webinare Technik Webinare Wirtschaft Kongresse Veranstaltungskalender Awards
Jetzt Einzelzugang starten
Zugang für Unternehmen
Referenzkunden
SLX-Digitalkonferenz: Zukunftswerkstatt 2024

Mehr Umsatz mit Top-Kontakten

Am 7. Mai erfahren Sie, wie Vertriebsteams Leadgenerierung, Leadnurturing und Leadstrategien effizient steuern können.
Erweiterte Suche
Anmelden
nach oben
Journal of Electronic Testing
Erschienen in: Journal of Electronic Testing 4/2013

01.08.2013

A Cost-efficient Input Vector Monitoring Concurrent On-line BIST Scheme Based on Multilevel Decoding Logic

verfasst von: Tie-Bin Wu, Heng-Zhu Liu, Peng-Xia Liu, Dong-Sheng Guo, Hai-Ming Sun

Erschienen in: Journal of Electronic Testing | Ausgabe 4/2013

Einloggen

Aktivieren Sie unsere intelligente Suche, um passende Fachinhalte oder Patente zu finden.

search-config
loading …

Abstract

Input vector monitoring concurrent on-line BIST based on multilevel decoding logic is an attractive approach to reduce hardware overhead. In this paper, a novel optimization scheme is proposed for further reducing the hardware overhead of the decoding structure, which refers to improved decoding, input reduction, and simulated annealing inputs swapping approaches. Furthermore, utilizing similar multilevel decoding logic as the responses verifier, a novel cost-efficient input vector monitoring concurrent on-line BIST scheme is presented. The proposed scheme is applicable to the concurrent on-line testing for the CUT, the detail of which can not be obtained, such as hard IP cores. Experimental results indicate that the proposed optimization approaches can significantly reduce the hardware overhead of the decoding structure, and the proposed scheme costs lower hardware than other existing schemes.
Vorheriger Artikel Prognostics of Analog Filters Based on Particle Filters Using Frequency Features
Nächster Artikel Memory Reliability Improvement Based on Maximized Error-Correcting Codes

Sie haben noch keine Lizenz? Dann Informieren Sie sich jetzt über unsere Produkte:

Springer Professional "Wirtschaft+Technik"

Online-Abonnement

Mit Springer Professional "Wirtschaft+Technik" erhalten Sie Zugriff auf:

  • über 102.000 Bücher
  • über 537 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Maschinenbau + Werkstoffe
  • Versicherung + Risiko

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Technik"

Online-Abonnement

Mit Springer Professional "Technik" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 390 Zeitschriften

aus folgenden Fachgebieten:

  • Automobil + Motoren
  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Elektrotechnik + Elektronik
  • Energie + Nachhaltigkeit
  • Maschinenbau + Werkstoffe




 

Jetzt Wissensvorsprung sichern!

Jetzt informieren

Springer Professional "Wirtschaft"

Online-Abonnement

Mit Springer Professional "Wirtschaft" erhalten Sie Zugriff auf:

  • über 67.000 Bücher
  • über 340 Zeitschriften

aus folgenden Fachgebieten:

  • Bauwesen + Immobilien
  • Business IT + Informatik
  • Finance + Banking
  • Management + Führung
  • Marketing + Vertrieb
  • Versicherung + Risiko




Jetzt Wissensvorsprung sichern!

Jetzt informieren
Weitere Produktempfehlungen anzeigen
Literatur
1.
Abramovici M, Breuer M, Friedman A (1994) Digital systems testing and testable design. Wiley, New YorkCrossRef
2.
Biswas S, Das SR, Petriu EM (2006) Space compactor design in VLSI circuits based on graph theoretic concepts. IEEE Trans Instrum Meas 55(4):1106–1118CrossRef
3.
Chen CA, Gupta SK (1998) Efficient BIST TPG design and test set compaction via input reduction. IEEE Trans Comput Aided Des Integr Circuits Syst 17(8):692–705CrossRef
4.
Chen J-J, Yang C-K, Lee K-J (2003) Test pattern generation and clock disabling for simultaneous test time and power reduction. IEEE Trans Comput Aided Des Integr Circuits Syst 22(3):363–370CrossRef
5.
Drineas P, Makris Y (2003) Concurrent fault detection in random combinational logic. In: International symposium on quality of electronic design (ISQED), pp 425–430
6.
Drineas P, Makris Y (2003) SPaRe: selective partial replication for concurrent fault-detection in FSMs. IEEE Trans Instrum Meas 52(6):1729–1737CrossRef
7.
8.
Kirkpatrick S (1993) Optimization by simulated annealing. Science 1993(220):671–680MathSciNet
9.
Kochte MA, Zoellin C, Wunderlich HJ (2009) Concurrent self-test with partially specified patterns for low test latency and overhead. In: IEEE European test symposium (ETS), pp 53–58
10.
Kochte MA, Zoellin C, Wunderlich HJ (2010) Efficient concurrent self-test with partially specified patterns. J Electron Test 2010(26):581–594. doi:10.1007/s10836-010-5167-6CrossRef
11.
Lee HK, Ha DS (1993) On the generation of test patterns for combinational circuits. Dept Elect Eng, Virginia Polytechnic Inst State Univ, Blacksburg, Virginia, Tech Rep, pp 12–93
12.
Sharma R , Saluja K (1988) An implementation and analysis of a concurrent built-in self-test technique. In: 18th international symposium on Fault-Tolerant Computing (FTCS), pp 164–169
13.
Sharma R, Saluja KK (1993) Theory, analysis and implementation of an on-line BIST technique. VLSI Design 1(1):9–22CrossRef
14.
Saluja KK, Sharma R, Kime C (1987) Concurrent comparative testing using BIST resources. In: Proceedings IEEE international conference on computer-aided design (ICCAD), pp 336–337
15.
Saluja KK, Sharma R, Kime CR (1988) A concurrent testing technique for digital circuits. IEEE Trans Comput Aided Des Integr Circuits Syst 7(12):1250–1260CrossRef
16.
Voyiatzis I, Halatsis C (2005) A low cost concurrent BIST scheme for increased dependability. IEEE Trans Depend Secure Comput 2(2):150–156CrossRef
17.
Voyiatzis I, Paschalis A, Gizopoulos D et al (2005) A concurrent built-in self test architecture based on a self-testing RAM. IEEE Trans Reliab 54(1):69–78CrossRef
18.
Voyiatzis I, Gizopoulos D, Paschalis A et al (2005) A concurrent BIST scheme for on-line/off-line testing based on a pre-computed test set. In: Proceedings IEEE international test conference (ITC), pp 1118–1125
19.
Voyiatzis I, Paschalis A, Gizopoulos D et al (2008) An input vector monitoring concurrent BIST architecture based on a precomputed test set. IEEE Trans Comput 57(8):1012–1022MathSciNetCrossRef
20.
Voyiatzis I, Gizopoulos D, Paschalis A (2008) A Concurrent BIST scheme exploiting don’t care values. In: Proceedings 16th IFIP/IEEE international conference on very large scale integration (VLSI-SOC), pp 581–588
21.
Voyiatzis I, Gizopoulos D, Paschalis A (2009) An input vector monitoring concurrent BIST scheme exploiting ”X” values. In: Proceedings IEEE international on-line test symposium (IOLTS), pp 206–207
22.
Voyiatzis I (2012) Input vector monitoring on-line concurrent BIST based on mutilevel decoding logic. In: Proceedings IEEE design automation and test in europe conference and exhibition (DATE), pp 1251–1256
23.
Metadaten
Titel
A Cost-efficient Input Vector Monitoring Concurrent On-line BIST Scheme Based on Multilevel Decoding Logic
verfasst von
Tie-Bin Wu
Heng-Zhu Liu
Peng-Xia Liu
Dong-Sheng Guo
Hai-Ming Sun
Publikationsdatum
01.08.2013
Verlag
Springer US
Erschienen in
Journal of Electronic Testing / Ausgabe 4/2013
Print ISSN: 0923-8174
Elektronische ISSN: 1573-0727
DOI
https://doi.org/10.1007/s10836-013-5380-1

Weitere Artikel der Ausgabe 4/2013

Journal of Electronic Testing 4/2013 Zur Ausgabe

OriginalPaper

A Library-Based Early Soft Error Sensitivity Analysis Technique for SRAM-Based FPGA Design

News

Test Technology Newsletter

OriginalPaper

Prognostics of Analog Filters Based on Particle Filters Using Frequency Features

OriginalPaper

Process-Variation and Temperature Aware SoC Test Scheduling Technique

EditorialNotes

Editorial

OriginalPaper

Timing-Error-Detecting Dual-Edge-Triggered Flip-Flop

Neuer Inhalt

    Bildnachweise